SU953721A2 - Цифро-аналоговый преобразователь - Google Patents

Description

(5) ЦИФРО-АНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относитс  к цифровой измерительной и вычислительной технике и может быть использовано в информационно-измерительных системах дл  преобразовател  цифровых кодов с иррациональными основани ми в аналоговые величины. По основному авт. св. If известен цифро-аналоговый преобразователь (ЦАП), содержащий регистр, блок эталонных величин, блок ключевых элементов, блок выделени  разности , устройство дл  суммировани  эталонов, блок управлени , блок развертки кода, блок свертки кода, блок логических элементов и цифровой комг мутатор, причем вход ЦАП соединен с первым входом регистра, выход которого подключен к первому входу блока развертки кода и первому входу цифрового коммутатора, выход которого соединен с первым входом блока ключевых элементов, второй вход которого подключен к выходу блока этаЛОННЫХ величин, а выход с входом устройства дл  суммировани  эталонов, выход которого соединен с первой выходной шиной ЦАП и с входом блока выделени  разности, первый выход блока развертки кода подключен к второму входу цифрового коммутатора и первому входу блока логических элементов , второй выход к первому входу блока свертки кода, выход которого соединен с вторым входом блока логических элементов, выход которого подключен к второй выходной шине ЦАП, выход блока выделени  разности соединен с входом блока управлени , п ть выходов которого подключены соответственно к вторым входам регистра, блоков развертки и свертки,кодов, а также к третьим входам цифрового коммутатора и блока логических элементов PJ . Недостатком известного устройства  вл етс  ограниченна  точность преобразовани  код-аналог вследствие температурной и временной нестабиль ности, возникающей в резистивном де лителе напр жени , который использу етс  в блоке эталонных величин. Информаци  о величине кода погреш ности в известном устройстве не позвол ет повысить точность преобразовани . Цель изобретени  - повышение точности преобразовани . Поставленна  цель достигаетс  тем что в цифро-аналоговый преобразователь введены блок выбора минимального кода погрешности, блок регистров погрешности и блок выборки поГрешности , первый вход которого соединен с вторым выходом блока разверт ки кода, второй вход - с выходом бло регистров погрешности, выход - с че вертым входом блока логических элем тов, а третий вход с шестым выходом блока управлени , второй вход которого соединен с выходом блока логических элементов и первыми входами блока регистров погрешности и блока выбора минимального кода погрешности вторые входы которых подключены соответственно к седьмому и восьмому выходам блока управлени , причем выход блока выбора минимального кода погрешности соединен с третьим входом блока свертки кода. На чертеже представлена функциональна  схема ЦАП.. Она содержит вход 1 преобразовател , регистр 2, блок развертки кода 3 цифровой коммутатор 4, блок ключевых элементов 5 блок эталонных величин 6, устройство суммировани  эталонных величин 7 первый выход 8 цифро-аналогового преобразовател , блок выбора минимального код погрешности 9 блок выделени  разности 10, блок логических элементов 11, блок свертки кода 12, блок выбор ки погрешности 13, блок регистров погрешности 14, блок управлени  15 второй выход 16 цифро-аналогового преобразовател . Вход 1 цифро-аналогового преобразовател  информационным, через который на первый вход регистра 2 поступает цифровой код. Выход регистра 2 соединен одновременно с первыми входами цифрового коммутатора k, блоком развертки кода 3. Выход цифрового коммутатора t соединен с управл ющим входом блока ключевых элементов 5, информационные входы блока 5 соединены с выходом блока эталонных величин 6. Вход устройства суммировани  эталонных величин 7 соединен с выходом блока ключевых элементов 5- Выход блока 7  вл етс  первым выходом 8 цифро-аналогового преобразовател  , на котором формируетс  результирующий аналоговый сигнал процесса преобразовател  код-аналог. Выход блока выделени  разности 10 соединен с выходом устройства суммировани  эталонных величин 7- В режиме метрологического контрол  блок выделени  разности 1, производ т сравнение предыдущего и последующего аналоговых сигналов, формирующихс  на первом выходе В цифро-аналогового преобразовател . Выход блока 10  вл етс  управл ющим и соединен с первым входом блока управлени  15- Первый выход блока развертки кода 3 соединен одновременно с вторым входом цифрового коммутатора k и первым входом блока логических элементов 11. Второй выход блока развертки кода 3 соединен с первым входом блока свертки кода 12 и первым входом блока выборки погрешности 13- Блоки свертки 12 и развертки кода 3 выполн ют логическую операцию развертки и свертки кодовых комбинаций. Выход блока 12 соединен с вторым входом блока, логических элементов 11 и четвертым входом цифрового коммутатора. Выход блока логических элементов 11  вл етс  вторым выходом 16 ЦАП, который одновременно соединен с первыми входами блока выбора минимального кода погрешности 9, блоком регистров погрешности и вторым входом блока управлени  15- Третий вход блока свертки кода 12 соединен с выходом блока выбора минимального кода погрешности 9. Блок выбора минимального кода погрешности 9 производит логическую операцию сравнени  и из определенного количества кодовых комбинаций производит выбор самой минимальной кодовой комбинации, фиксиру  при этом номер ее поступлени . Выход блока регистров погрешности I соединен с вторым входом блока выборки погрешности 13. Блок регистров погрешности 14 служит дл  хранени  и передачи кодов погрешностей разр дов ЦАП. Выход блока 13 соединен с четвертым входом блоком логических элементов 11, осуществл ющего операции сложени  и вычитани  кодовых комбинаций. Устройство выборки погрешностей 13 служит дл  выборки из блока Т в соответствии с номера ми позиций разр дов кодов погрешнос тей данных разр дов. Первый, второ третий, четвертый, п тый, шестой, седьмой и восьмой выходы блока управлени  15 соединены соответственно со вторым входом .регистра 2, с третьим входом цифрового коммутатора k, с вторым входом блока развертки кода 3, с вторым входом блок свертки кода 12, с третьим входом блока логических элементов 11, с третьим входом блока выборки погреш ности 13, с вторым входом блока регистров погрешности 1, с вторым входом блока выбора минимального ко да погрешности 9. Блок управлени  13 обеспечивает функционирование устройства. ЦАП работает в двух режимах: реж ме метрологического контрол  линейности выходной характеристики и режиме непосредственного преобразовани  входного цифрового кода в ана логовую величину. .В режиме метрологического контро линейности выходной характеристики участвуют все блоки предлагаемого устройства за исключением блока 9 а а режиме непосредственного преобразовани  не участвует в формировании сигнала на выходе 8 блок выделе ни  разности 10. В процессе метрологического конт рол  линейности выходной характерис тики производитс  определение велич отклонений весов разр дов от требуемых величин и их регистраци . К кодам с иррациональными основа ни ми относ тс  р-коды Фибоначчи и коды золотой Р-пропорции. в коде золотой р-пропорции любое действительное число Z может быть представлено в виде i где Эа - двоична  цифра; Ыр - вес 1-го разр да; р - параметр кода (0, 1,2, 3. ...V . Чтобы определить вес 1-го разр да дл  различных параметров кода необходимо решить уравнение xP -xP-I O,(2) которое  вл етс  характеристическим уравнением полинома (1). Отношение соседних р-чисел Фибиначчи дл  больших номеров также приближаетс  кобр-. Характерной особенностью данных кодов  вл етс  неоднозначность представлени  цифровой информации, т.е. одному результирующему числу может ставитьс  в соответствии определенное количество разных кодовых комбинаций . Дл  р-кодов существует единственна  минимальна  форма представлени  цифровой величины, т.е. после каждой значащей единицы в кодовой комбинации следует не менее р-нулей. Переход от минимальной формы к номинальной осуществл етс  с помощью операции развертки кода, котора  заключаетс  в замене единицы в 1-м разр де на единицы в (1-1)-м и (1-р-1)-м разр дах. Операци  свертки  вл етс  обратной операции развертки . Данные операции не измен ют резулструющего значени  эквивалента, представл емого кодовой комбинацией, а измен ют лишь форму представлени  самой кодовой комбинации. В этом и заключаетс  неоднозначность представлени  цифровой информации в данных кодах. 3 режиме не-; рологического контрол  путем уравиове1:;иеани  i-ro повер емого разр да группой более младших разр дов при условии, что () младших разр дов удовлетвор ет своим техническим требовани м, наг1Олн етс  формирование кода погре(5)ности 1-го повер емого разр да. Данный код погрешности фиксируетс  на втором выходе 16 ЦАП. Затем по команде блока управлени  15 происходит запись кода погрешности i-ro повер емого разр да в блок регистров погрешности 1, номер которого соответствует позиции данного разр да в ЦАП. Формирование кода погрешности (i+1)-ro разр де: выполн етс  аналогично путемуравновешивани  данного разр да группой более младших разр дов. Полученный код погрешности формируетс  на втором выходе 16 ЦАП. Если в полученной кодовой комбинации уравновешивающей есть разр ды уже имеющие коды погрешности, хран ющиес  в блоке регистров погрешности 15, то в блоке 13 выполн етс  поочередна  выборка данных кодов погрешностей, начина  со старших номеров. Данные коды погрешностей через блок 13 поступают на четвертый вход блока логических элементов 11.

Дл  определени  величины кода погрешности (i+l)-ro разр да необходимо сложить коды погрешностей более младщих разр дов, которые сформировали уравновешивающую кодовую комбинацию дл  данного разр да. Рассмотрим на примере. Возьмем две кодовые комбинации

i + 1 i i-1 1-2 i-3 f- i-5,...i-n N;,- 000000 0 N(j - 0 1 0 1 1 -0 0/.. . ,, 1

Основным математическим соотношением при уравновешивании (i-l)-ro разр да повер емого  вл етс  выражение вида

Ni.,Ny,(3)

(это уравнение характерно дл  идеального случа )

где - кодова  комбинаци , содержаща  только одну едини цу 3 (i 1)-м разр де; NU кодова  комбинац1  , уравновешивающа  (И1)-й разр д .

Если в резистивном делителе напр жени  имеет место погрешность, то справедливо условие следующего вида

Nj,, (k)

где AN - погрешность (i + 1)-ro

разр да;

LuNu - суммарна  погрешность уравновешивающих разр дов .

Из выражени  (k) определим погрешность (t-(-l)-ro разр да ЦАП

uN,,iiN4. (5)

j;- J

Таким образом, на основании выражени  (5) видим, что дл  определени  погрешности (i+1)-го разр да необходимо выполнить суммирование погрешностей в блоке логических элементов 11 с учетом их знаков.

Определение, вычисление и занесение кодов погрешности повер емых старших разр дов выполн етс  аналогично .

После того, как будет зафиксирован код погрешности старшего значащего разр да цифро-аналогового преобразовател , процесс метрологического контрол  заканчиваетс .

Неоднозначность представлени  цифровой информации в предлагаемом устройстве позвол ет получить фиксированное множество кодовых комбинаций, результирующие погрешности которых имеют различные значени  и знаки. С

помощью операц1/{й развертки можем .останавливатьс  на кодовой комбинации , имеющей минимальную погрешность коэффициента делени . Данное свойство положено в основу повышени  точности преобразовани  код-аналог. 8 режиме преобразовани , входна  кодова  комбинаци  через вход 1 цифро-аналогового преобразовател  поступает на первый вход регистра 2. С выхода регистра 2 данна  кодова  комбинаци  поступает на первый вход блог ка развертки кода 3, з затем с его выхода поступает на первый вход блока выборки погрешностей 13. По команде блока управлени  15 в блок регистров погрешности 1 и в блок 11 поступают управл ющие сигналы. В результате этого из блока регистров погрешнОсти 1 через блок выборки погрешности 13 на четвертый вход блока логических элементов 11 поступают в определенной очередности коды погрешностей разр дов, участвующих в данной кодовой комбинации. После выполнени  арифметической операции сложени  кодов погрешности исходной кодовой комбинации в блоке 11, на втором выходе 16 цифро-аналогового преобразовател  будет сформирован код погрешности исходной кодовой комбинации . Данный код погрешности поступает на первый вход блока 9 а также регистрируетс  его номер поступлени . По команде блока управлени  15 в блоке развертки кода 3 выполн етс  первый такт операции развертки. Данна  кодова  комбинаци  поступает на первый вход блока выборки погрешности

13, осуществл ющего выборку соответствующих кодов погрешности из блока регистров погрешностей . С выхода блока выборки погрешностей 13 данные коды погрешностей поступают на вход блока 11. Блок 11 выполн ет сложение данных кодов погрешностей и на втором выходе 16 цифро-аналопового преобразовател  формируетс  код погрешности исходной кодовой комбинации после выполнени  первого такта операции развертки Данный код погрешности фиксируетс  -в блоке 9 со следующим своим номером.

Аналогичным образом выполн ютс  последующие такты операций развертки , и при этом в блоке 9 фиксируютс  коды погрешностей на данных кодовых комбинаци х. По команде блока управлени  15 в блоке 9выбора

минимального кода погрешности осуществл етс  определение минимального кода погрешности, при этом также определ етс  номер такта развертки исходной кодовой комбинации. По управл ющему сигналу блока управлени  15 в блок 12 свертки кода выполн етс  операци  свертки кода до кодовой комбинации, имеющей минимальную погрешность . Количество тактов свертки развернутой кодовой комбинации исходной определ етс  управл ющим сигналом от блока 9 выбора минимального кода погрешности по фиксированному номеру минимального кода погрешности . С выхода блока 12 сформированна  кодова  комбинаци  с минимальной погрешностью через цифровой коммутатор k поступает на управл ющие входы блока ключевых элементов 5, которые осуществл ют подключение от блока эталонных величин 6 через информационные входы блока ключевых элементов 3 к входу устройства 7 суммировани  эталонных величин аналоговые величины. В результате этого на первом выходе 8 ЦАП будет сформирован результирующий аналоговый сигнал с минимальной погрешностью.

Claims (1)

1. Авторское свидетельство СССР (Г 9(, кл. И 03 К 13/02, 17.12.79.

/ VV /

ю

/V