SU1298687A2 - Цифровой фазометр - Google Patents
Цифровой фазометр Download PDFInfo
- Publication number
- SU1298687A2 SU1298687A2 SU853962906A SU3962906A SU1298687A2 SU 1298687 A2 SU1298687 A2 SU 1298687A2 SU 853962906 A SU853962906 A SU 853962906A SU 3962906 A SU3962906 A SU 3962906A SU 1298687 A2 SU1298687 A2 SU 1298687A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- output
- voltage
- block
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к измерительной технике, предназначено дл измерени и индикации разности фаз двз х синусоидальных сигналов может быть использовано при построении преобразователей сдвига фаз сигналов в цифровой код и вл етс дополнительным к а.с. № 1205057. Цель изобретени - повьшение точности измерени разности фаз при малых уровй х вход- ных сигналов и расширение динамического диапазона цифрового фазометра. СО с ю
Description
Дл достижени поставленной цели в известное устройство введены дополнительные интеграторы 22-25, вычитаю- лще блоки 26 и 27, суммарно-разностный масштабный усилитель 28. Формирователь 1 (2) состоит из усилител - ограничител 29 (30), формировател 31 (32) логических уровней с парафаз- ныни выходамис Образованы новые св Изобретение относитс к измерительной технике и предназначено дл измерени и индикации разности фаз двух синусоидальных сигналов, а также может быть использовано при по- строении преобразователей сдвига фаз сигналов в цифровой код и вл етс усовершенствованием известного фазометра по авт. св. № 1205057,
Цель изобретени - повышение точности измерени разности фаз при малых уровн х входных сигналов и расширение динамического диапазона цифрового фазометра.
На фиг. приведена структурна схема .цифрового фазометра; на фиг.2 структурна схема блока управлени ; на фиг. 3-5 - временные диаграммы работы фазометра.
Устройство содержит два формировател 1 и 2 входных сигналов, формирователь 3 временного интервала, делитель 4 частоты, цифроаналоговый преобразователь 5, основной интегратор 6, блок 7 управлени , блок 8, состо щий из М-1 тактовых генераторо 9 тока, блок 10 считывани и индикации , состо щий из блока 1J пам ти, дешифратора 12 и индикатора 13, блок
14формировани М-1 зталонных уровне напр жени , состо щий из резистив- ного делител на М-1 выходов, включенного между корпусом и генератором
15тока, блок 16 из М-1 компараторов 17, шифратор 18, блок 19, состо щий из М регистров 20 пам ти и М-1 блоков 21 совпадени , дополнительные интеграторы 22-25, два вычитающих блока 26 и 27, суммарно-разностный масштабный усилитель 28, при этом формирователь 1 (2) состоит из посзи . Это позволило на пор док уменьшить составл ющую погрешности сдвига фаз, обусловленную асимметрией ограничени входных сигналов, и более чем на пор док расширить динамичес- кий диапазон цифрового фазометра по сравнению с известным при незначительном увеличении объема оборудовани , 5 ил«
ледовательно включенных усилител - ограничител 29 (30) с дифференциальными входами и Формировател 31 (32) логических уровней с парафазны- ми выходами.
Пр мые выходы формирователей 31 и 32 входных сигналов соединены с входами формировател 3 временного интервала, выход которого через основной интегратор б соединен с первым суммирующим входом суммарно-разностного масштабного усилител 28, пр мой и инверсный выходы формирователей 31 и 32 логических уровней каждого из каналов через дополни тельные интеграторы 22-25 подключены соответственно к неинвертирующему и инвертирующему входам первого 26 и второго 27 вычитающих блоков, вц- ходы которых подключены к инвертирующим входам соответствующих усилителей-ограничителей 29 и 30, а также соединены соответственно с вычитающим и вторым суммирующим входами суммарно-разностного усилител 28, выход которого подключен к объединенным первым входам компараторов 17, вторые входы которых соответственно соединены с выходами блока 14, При этом первый вход блока I4 сЬеди- нен с выходом цифроаналогового преобразовател 5 и вторым входом компаратора 17 с наименьшим уровнем срабатывани , а второй вход блока 14 соединен с вторым входом компаратора 1 7 с наибольшим уровнем срабатывани и подключен к объединенным выходам тактовых генераторов 9 тока, управл ющие входы которых подключены к соответствующим выходам блока 7 управлени , информационные входы ре312986
гистров 20 пам ти объединены поразр дно и соответственно подключены к выходам шифратора 18, входы которого соединены с блоком 16 компаратора 17, а тактовые входы каждого регистра 20 пам ти и объединенные входы установки всех регистров 20 пам ти в нулевое состо ние подключены к соответствую
управлени , вы щим выходам блока 7
ходы регистра 20 пам ти младашх разр дов выходного кода соответственно соединены с информационными входами разр дов блока 11 пам ти, информационные входы старших разр дов которог соответственно соединены с выходами регистров 20 пам ти старших разр дов выходного кода и через блоки 21 совпадени - с входами цифроаналогового преобразовател 5, причем вторые входы блоков 21 совпадени и тактовый вход блока 11 пам ти соединены с соответствующими выходами блока 7 управлени , вход которого подключен к выходу делител 4 частоты, выход блока 11 пам ти через дешифратор 2 соединен с индикатором 13, а неинвер тирующие входы усилителей-ограничителей 29 и 30 вл ютс входами цифрового фазометра.
Блок управлени содержит распределитель 33 импульсов, RS-триггеры 34, выполн ющие роль формирователей управл ющих напр жений дл тактовых генераторов 9 тока и блоков 21 совпадени .
На диаграммах обозначены напр жение и на выходе делител 4 частоты,
а выходах
J. на выходе делител
1 и
напр жени U, , .,.,11,
распределител 33 импульсов блока 7
управлени , напр жение с вьгхо да блока 7 управлени дл установки регистров 20 пам ти в нулевое состо
ние,
,.т „тг „тз напр жени и,„ , и,„ , U
с вы 20 iO
ХОДОВ блока 7 управлени , подаваемые на тактовые входы регистров 20 пам ти дл считывани кода с шифратора
18, напр жени U , U
с выходов
9 5
блока 7 управлени , подаваемые на уп-50 равл ющие входы тактовых генераторов
1-у jno.iit yiyri.tiiruriyi, f
9 тока, напр жени U, , Uj, с выходов
55
блока 7 управлени , подаваемые на вторые входы блоков 21 совпадени , выходное напр жение масштабного ;усилител 28, эталонные уровни напр жени и, (Т,), и,(т), и; (Tj),
где i, 2, 3, формируемые блоком 14 совместно с цифроаналоговым преобратактовых ге- Р
20
зователем 5 9
иГ
и блоком
тока, напр жени U
нераторов
.бр
j разр дов двоичного кода на
выходах регистров 20 пам ти, напр
Ю 5 0
5
0
0
1р бр жени и,.и.
разр дов выходИ - - - J - и
ного двоичного кода блока 11 пам ти.
Цифровой фазометр работает следующим образом.
Формирователи 1 и 2 преобразуют входные синусоидальные сигналы в меандр с сохранением фазового сдвига между сигналами. В формирователе 3 происходит выделение информации о разности фаз в виде импульсов, длительность которых пропорциональна сд зигу фаз исследуемых сигналов. В интеграторе 6 эти импульсы .преобразуютс в квазипосто нное напр жение с уровнем, пропорциональным длительности импульсов и, следовательно, фазовому сдвигу между входными сигналами . Дл уточнени определ емого фазового сдвига выходное напр жение интегратора 6 алгебраически суммируетс в масштабном ycmiHTej e 28 с напр жени ми вычитающих блоков 26 и 27 и преобразуетс затем в цифровой двоичный код. Это преобразование осуществл етс совокупностью блоков и элементов (5, 7-9, 14-21), состав- 5 л ющих кодирующую часть фазометра. Работа этой кодирующей части цифрового фазометра и его блока I1 пам ти тактирована и управл етс блоком 7, которьй синхронизируетс импульсным напр жением U (фиг. За) с выхода делител 4 частоты. Коэффициент делени последнего выбираетс , как
и в известном, из услови обеспечени заданного диапазона частот исследуемых сигналов при заданных точности работы фазометра и быстродействи элементной- базы его функциональных узлов.
В каждом такте работы устройства в общем случае определ етс , начина со старших разр дов, по разр дов выходного двоичного кода, где t - максимальна разр дность двоич- ного кода фазометра (разр дность блока 11 пам ти); М - число тактов работы, кодирующей части фазометра, Учитьша , что при происходит резкое увеличение объема оборудовани
устройства за счет большого количества компараторов 17 (), число (п) разр дов выходного кода, определ емых в каждом такте работы фазометра, целесообразно выбирать не более трех-четырех.
Блок 14 совместно с блоком 8 тактовых генераторов 9 тока и цифро- аналоговым преобразователем 5, который построен, например, по схеме преобразовател код-ток, формирует подвижную сетку из (N-1) эталонных уровней напр жени Uj (Т) где i 1, 2, ..., N-1 - номер уровн , К I, 2, .,., М- номер такта (фиг. 4а). Каждый уровень напр жени данной сетки дл К-го такта смещен один относительно другого на величину
(1)
uU(T)
ьи(Тк-1)
N
Кроме того, от такта к такту все уровни сетки перемещаютс так, что первый (наименьший в данном такте) уровень напр жени U,4 (Тц) равен
UH (T,)Uj(Tj+uU(T),
где
U5((V, ) .21 ej(T,, )2 (2)
j-(n+il
(3)
В выражени х 1 и 3 обозначе- ны &и(Т,/) - квант напр жени (напр женив смещени эталонных уровней), соответствующий младшему разр ду группы из п разр дов выходного кода блока 19, определ емых в К-м тактеj MJ(T;v(,v) квант напр жени , соответствующий младшему разр ду группы из п разр дов выходного кода блока 19, определ емых в предпоследнем (М-1) такте, т.е. квант напр жени , соответствующий младшему разр ду группы всех старших разр дов выходного кода; j - пор дковый номер разр да выходного двоичного кода блока 9; S (Т., ) - множитель, равньй 1 или О и характеризующий состо ние
ключа j-ro разр да цифроаналогового ппр.п(1п чо те.п 5. котопое опоепел -
преобразовател 5, которое определ етс выходным кодом старших разр дов блока 19 на (К-1)-м такте.
Величина кванта напр жени ди(Т,) дл первого такта работы кодирующей части фазометра определ етс максимальным значением напр жени макс с выхода масштабного усилител 28 и в соответствии с выражением (1) равна
ли(т,)
п
28
ArtQkO
N
(4)
где (п - число разр дов выходного кода, определ емых в каждом такте ).
Значение напр жени первого эталонного уровн дл первого такта равно ди(Т,), так как перед началом цикла кодировани все регистры 20 пам тиi наход тс в нулевом состо нии и, следовательно , Ug(T, )0.
Смещение уровней напр жени U ( на величины U(T)i;), определ емые в
соответствии с выражени ми (I) и (4), обеспечиваетс соответствующим выбором сопротивлений резистивного делител блока 14 и величины (в зависимости от номера такта) суммарного тока генераторов 9 тока блока 8 и
генератора 15 тока блока 14, который
протекает в делителе блока 14 (входные токи компараторов 17 незначительны и вли нием их на указанные напр - жени можно пренебречь).
Величина кванта напр жени ди(Т.. .)i
вход ща в выражение (3), определ етс разр дностью цифроаналогового преобразовател 5,, равной (-п), т.е. числу старших разр дов выходного кода блока )9, и максимальным значением выражени с выхода
масштабного усилител 28;
и«
iU(V,)
8 такс
де-п)
(5)
40
45
Указанное значение кванта напр -- жени uU(Tj,. ) обеспечиваетс выбором соответствующей величины кванта тока преобразовател 5 код-ток и сопротивлени делител блока 14.
Рассмотрим подробно работу кодирующей части фазометра, например, при , и . На интервале времени
t..,t
В момент времени t ..i
напр жением U (фиг. Зв)
.осуществл етс установка в нулевое состо ние всех регистров 20 пам ти.
управл ющим на В момент времени t ..i
пр жением U- включаетс тактовый генератор 9 тока с наибольшим значением тока таким, что в результате протекани его совместно с током ге- 55 нератора 15 тока в делителе блока 14 на выходах последнего формируетс сетка из трех эталонных уровней
UH ( 14 н (Т,), смещенных
один относительно другого на величину
и
&и(Т,)
Ммакс
и,
2вмаис
, (6)
при ЭТОМ и, (Т, ) и(Т, ) .
Компараторы 17 осушествл ют сравнение напр жени с выхода масштабного усилител 28 с данной сеткой эталонных уровней. По состо нию компараторов 7 в шифраторе 18 формируетс двоичный коДу соответствующий первым двум старшим разр дам выходного кода. На интервале времени при подаче высокого уровн
(фиг, Зд) на тактовый
..t
напр жени У
20
вход первого регистра 20 пам ти старших разр дов осуществл етс запись кода шестого и п того разр дов в блок 19, вл ющийс блоком оперативной пам ти выходного кода.
В момент времени t заканчиваетс . первый такт работы устройства и начи- 25 каетс второй такт, при этом выключаетс первый тактовый генератор 9 тока и включаетс второй тактовый генератор 9 тока, а информаци о шестом и п том разр дах выходного кода с зо блока 19 через соответствующий блок 21 совпадени , управл емый напр жением и,, (фиг, 4в), подаетс на цифроаналоговый преобразователь 5, Выходной ток последнего совместно с суммарным током второго тактового генератора 9 тока и генератора 5 тока формирует на выходах резистив35
По состо нию компараторов 17 в шифраторе 18 формируетс (после ус- танош1ени указанных эталонных уровней на вторых входах компараторов 17 двоичный код, соответствуюш;ий четвертому и третьему разр дам выходного кода. При подаче на интервале вре мени t,,,tg высокого уровн напр же ни (фиг. Зд) на тактовый вход второго регистра 20 пам ти старших разр дов происходит запись кода четвертого и третьего разр дов в блоке 19 оперативной пам ти,
В момент времени tg заканчиваетс второй такт работы и начинаетс третий такт, С этого момента выключаетс второй тактовый генератор 2Ю тока, а на цифроаналоговый преобразователь 5 через блок 2 совпадени , управл емый напр жением U , подаетс информаци о четвертом и третьем разр дах выходного кода. В результате.за счет совместного протекани в делителе выходного тока цифроаналогового преобразовател 5 и тока генератора 15 формируетс сетка эталонных уровней
ного делител блока 14 другую сетку 0 U, (Т ), , 1(, смещенных
(фиг, 4а) из трех эталонных уровней 1 (Т). 1, (Т,,), и (Т), соответствующих втopo ry такту работы фазометра и смещенных один относительно
один относительно другого на
uU(T,
л ) 28yoj g.,
j г - -л (
;
45„ 1
другого на
AU(T,)
uU(T, ) 58 макс
(7)
Т 16
причем первый уровень U (Tj, ) устанавливаетс равньм
и, (T)U5(T,j) + uU(T), (8) где дл приведенного примера (фиг, 4)
Us(T,,) uU(T) 0j(T, )2
i1Ъ MOitC
(0 2° Ю 2 -2)
28 макс
(9)
С учетом значениг iiU(T) и (1) из выражений (7) и (9) получают уровень напр жени U, (Т), равный
UH (т,)у и,
16 Аймаке
Ш
16 28 макс
(10)
5
0
5 о
5
По состо нию компараторов 17 в шифраторе 18 формируетс (после ус- танош1ени указанных эталонных уровней на вторых входах компараторов 17) двоичный код, соответствуюш;ий четвертому и третьему разр дам выходного кода. При подаче на интервале времени t,,,tg высокого уровн напр жени (фиг. Зд) на тактовый вход второго регистра 20 пам ти старших разр дов происходит запись кода четвертого и третьего разр дов в блоке 19 оперативной пам ти,
В момент времени tg заканчиваетс второй такт работы и начинаетс третий такт, С этого момента выключаетс второй тактовый генератор 2Ю тока, а на цифроаналоговый преобразователь 5 через блок 2 совпадени , управл емый напр жением U , подаетс информаци о четвертом и третьем разр дах выходного кода. В результате.за счет совместного протекани в делителе выходного тока цифроаналогового преобразовател 5 и тока генератора 15 формируетс сетка эталонных уровней
один относительно другого на
uU (T,
л ) 28yoj g.,
j г - -л (
;
45„ 1
при этом наименьший уровень становитс равным
(12)
I
50
и,4 (T,)U5(Tj)+&U(Tj), где6
и5(Тз)ли(Тг) 11 6j(T,j)2
j-э
и,
24
- Л тт
Тб гвиакс
(l-2%0 2 +0-2%l-2)- 36
-гемакс
36ли(Т,).
(13)
Таким образом,с учетом выражений (12) и (13) дл (Tj) получают
37
t- (1 ;() 29 макс
3/ -gTT .(Т,).(14)
Так как квант напр жени ди(Т) соответствует младшему разр ду при шестиразр дном кодировании, то на третьем (последнем) такте кодировани в шифраторе 18 формируетс код второго и первого разр дов, который при подаче высокого уровн напр жени
и (фиг, Зд) на тактовый вход регистра 20 пам ти младших разр дов записываетс в блок 19 оперативной пам ти, В момент времени tg заканчиваетс третий такт работы кодирующей части фазометра.
Завершает цикл кодировани напр жени U,jg с выхода масштабного усилител - 28, пропорционального сдвигу фаз исследуемых сигналов, этап считывани двоичного кода с выхода блока 19 регистров 20 пам ти, кото-. рый осуш;ествл етс на интервале вреto
1298687 10
Следовательно, дл измерени разности фаз с точностью единиц процен- . тов необходимо, чтобы амплитуда входных сигналов была бы примерно на два пор дка больше приведенного к входу ОУ напр жени смеш;ени нул . Учитыва , что дл современных гжрокопо- лосных ОУ дрейф напр жени смещени нул может составл ть в рабочем диапазоне температур единицы милливольт, то нижний предел динамического диапазона по входным сигналам в известном цифровом фазометре составл ет сотни милливольт при равенстве составл ю- t5 щей погрешности измерени , обусловленной асимметрией ограничени , единицам процентов.
В предлагаемом цифровом фазометре повышена точность определени фазового сдвига при значительно меньших уровн х входных сигналов; т„е, расширен динамический ,циапазон фазометра . Это достигнуто за счет введени в известное устройство новых элемен20
мени tg,.,tg подачей на тактовый вход
блока И пам ти напр жени U,, (фиГаЗе) тов и св зей,, С одной стороны, в
с блока 7 управлени ,
Напр жение на выходе интегратора 6 пропорционально фазовому сдвигу между входными синусоидальными сиг- налами. Однако точность этого соответстви зависит от симметрии огра ничени входных сигналов или от точ-- ности дискриминации нуль-переходов входных сигналов в формировател х 1 и 2, дн построени которых используютс широкополосные операционные усилители (ОУ) Наличие у последних напр жени смещени нул (U.,) и дрейфа этого напр жени привод т к асимметрии ограничени входных сигналов и, следовательно, к по влению ошибки в определении фазового сдви- - га. Как следует из временных диаграмм (фиг. 5) максимальна относительна погрешность в этом схлучае равна (при /A.t,/ /At2/ и
J аьо 1 асим.отр р Т/
UCM
и;г
где Uj - амплитуда входного сигнала, ,М.:0,01 можно практически
предлагаемом устройстве обеспечиваетс достаточно высока степень симметрии ограничени за счет охвата формирователей и 2 входных сигна 0 лов отрицательной обратной св зью (ООС). Напр жеьше ООС, характеризующее асимметрию ограничени (асимметрию меандра) и формируемое в соответствующих каналах с помош,ью допол35 нительных интеграторов 22-25 (построенных , например, на RC-фильтрах) и вычитающих блоков 26 и 27, смещает пороги срабатывани формирователей 1 и 2 входных сигналов в направлении
обратном дрейфу напр жени смещени нул , В результате повышаетс точность дискриминации нуль-переходов и5 следовательно, степень симметрии ограничени входных сигналов.
45
arc sin
50
При
и.
55
с другой стороны, вли ние остаточной симметрии ограничени входных сигналов на результат измерени разности фаз практически исключаетс в суммарно-разностном масштабном усилителе 28, в котором алгебраически суммируютс напр жение с интегратора 6, пропорциональное реальному фазовому сдвигу сигналов с выходов формирователей 1 и 2, и напр жени с вычитаю- 1ДИХ блоков 26 и 27, пропорциональное асимметрии меавдров соответствующих каналов. В результате на выходе масштабного усилит 5л создаетс напр же
см ffUm
(16)
предлагаемом устройстве обеспечиваетс достаточно высока степень симметрии ограничени за счет охвата формирователей и 2 входных сигналов отрицательной обратной св зью (ООС). Напр жеьше ООС, характеризующее асимметрию ограничени (асимметрию меандра) и формируемое в соответствующих каналах с помош,ью дополнительных интеграторов 22-25 (построенных , например, на RC-фильтрах) и вычитающих блоков 26 и 27, смещает пороги срабатывани формирователей 1 и 2 входных сигналов в направлении
обратном дрейфу напр жени смещени нул , В результате повышаетс точность дискриминации нуль-переходов и5 следовательно, степень симметрии ограничени входных сигналов.
с другой стороны, вли ние остаточной симметрии ограничени входных сигналов на результат измерени разности фаз практически исключаетс в суммарно-разностном масштабном усилителе 28, в котором алгебраически суммируютс напр жение с интегратора 6, пропорциональное реальному фазовому сдвигу сигналов с выходов формирователей 1 и 2, и напр жени с вычитаю- 1ДИХ блоков 26 и 27, пропорциональное асимметрии меавдров соответствующих каналов. В результате на выходе масштабного усилит 5л создаетс напр жеII
пропорциональное истинному фазние ,
вому сдвигу входных сигналов. По сним сказанное, использу временные диаграммы сигналов на входах и выходах формирователей 1 и 2 входных си налов и формировател 3 временного интервала при наличии в обоих каналах , например, разной по знаку асимметрии ограничени входных сигналов (фиг, 5), На диаграммах обозначены ио - высота нормированного по амплитуде меандра на пр мом и инверсном выходах формирователей I и 2 входных сигналов; it, , At - интервалы, времени, характеризующие асимметрию ограничени ; t, , t
tf реальи Чистин.
временные интервалы, характеризующи соответственно реально измер емый и истинный (без ошибок за счет асимметрии ограничени ) фазовый сдвиг входных сигналов; Т - период входных сигналов.
Дл представленного на диаграмма случа следует, что на выходе форми ровател 3 временного интервала сфомирован импульс Uj (фиг, 5д) длителностью , характеризующей реальный фазовый сдвиг
.Ч«стии, ,. (П
Следовательно, на выходе интегратора 6 выделитс квазипосто нное напр жение , пропорциональное длительности этого импульса
tf реальи. о
tf
и.
+U,
+U,
tf метин,
uti
(18)
ризующему истинный фазовьш сдвиг ме ду входными сигналами фазометра. Сл довательно , составл юща погрещност фазометра, обусловленна асимметрие ограничени входных сигналов, в пре лагаемом устройстве отсутствует, в то врем как в известном цифровом фазометре эта составл юща погрещ- ности принимает существенны ни , особенно при малых уровн х входных сигналов, Что касаетс составл ющей погрешности измерени , обусловленной нестабильностью параметров вычитающих блоков 26 и 27 ма 35 штабного усилител 28, то она в- :л етс несущественной (не более 0,1% так как дл построени указанных бл ков могут быть использованы узкопо- лосные прецизионные операционные уси
At,
TUo -JЭто напр жение, поступа на первый 40 лители, охваченные глубокой отрицасуммирующий вход масштабного усилител 28, передаетс с коэффициентом Кц, на его выход,
С помощью интеграторов 22-25 а также вычитающих блоков 26 и 27 на выходах последних формируютс квазипосто нные напр жени , , Ujq, , характеризующие асимметрию меандров и, соответственно, погрещности определени фазового сдвига:
лч, Т- f , )- ( I -26t, )
и
и„
(19)
UAC 7 )- ( 5 +2Atj)
-и,
4л t2
(20)
12
Эти напр жени , поступа соответственно на вычитающий и второй суммирующий входы масштабного усилител
28, передаютс с коэффициентом К
1
At,
Kj т- Kcf на его выход, В резуль
тате напр жение на выходе усилител 28 равно
,
(21)
а с учетом равенств (18) - (20) получают , 4fo
t.
и
28
0
Ч истии
и
Ч истин
.(22)
5
0
5
Таким образом, напр жение на выходе суммарно-разностного масщтабно- го усилител 28 пропорционально временному интервалу t,. , характе т исти н,
ризующему истинный фазовьш сдвиг между входными сигналами фазометра. Следовательно , составл юща погрещности фазометра, обусловленна асимметрией ограничени входных сигналов, в предлагаемом устройстве отсутствует, в то врем как в известном цифровом фазометре эта составл юща погрещ- ности принимает существенны ни , особенно при малых уровн х входных сигналов, Что касаетс составл ющей погрешности измерени , обусловленной нестабильностью параметров вычитающих блоков 26 и 27 мас- 5 штабного усилител 28, то она в- :л етс несущественной (не более 0,1%), так как дл построени указанных блоков могут быть использованы узкопо- I лосные прецизионные операционные уси0
тельной обратной св зью.
Нижн граница динамического диапазона в предлагаемом цифровом фазометре определ етс уже не асимметрией ограничени входных сигналов - фазометра, а искажени ми сигналов трапецеидальной формы, т,е, конечной длительностью фронтов меандра на выходах формирователей 1 и 2, Эти искажени завис т от коэффициента усилени и скорости нарастани выходного напр жени операционных усилителей, используемых дл построени формирователей 1 и 2, При использовании современных быстродействующих ОУ нижн граница динамического диапазона в предлагаемом цифровом фазометре может составл ть единицы милливольт.
Таким образом, введение в известное устройство дополнительных элементов и св зей позвол ет на пор док уменьшить составл ющую погрешности измерени сдвига фаз обусловленную асимметрией ограничени входных сигналов , и более, чем на пор док расширить динамический диапазон цифрового фазометра по сравнению с известным при незначительном (на единицы процентов ) увеличении объема оборудовани .
Claims (1)
- Формула изобретениЦифровой фазометр по авт. св. № 1205057, отличающийс тем, что, с целью повьщ1ени точности измерени разности фаз при малых уровн х входных сигналов и расширени динамического диапазона, в него введены четыре дополнительных интегратора , два вычитающих блока и суммарно-разностный масштабный усилитель , а формирователи входных сигналов вьшолнены в виде блоков, состо щих из последовательно Включенных усилител -ограничител с дифференfPt B ,2циальными входами и формировател логических уровней с парафазными выходами , при этом неинвертирующие входы усилителей-ограничителей вл -ютс входами цифрового фазометра, пр мые выходгэ формирователей логических уровней вл ютс основными выходами формирователей входных сигналов , пр мой и инверсный выходыформирователей логических уровней каждого из каналов через дополнительные интеграторы подключены соответственно к неинвертирующему и инвертирующему входам вычитающего блокасоответствующего канала, выходы пер- .вого и второго вычитающих блоков подключены к инвертирующим входам соответствую|цих усилителей-ограни- чителей, а также соединены соответственно с вычитающим и вторым суммирующим входа суммарно-разностного масштабного усилител , первый суммирующий вход которого подключен к выходу основного интегратора, а ,выход масштабного усилител подклю- Ч1ен к объединеннь м первым входам компараторов „t, tg tj tv tf tt tj tg ty tю tit taФиг.t/Ш/i нежФи,г.5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853962906A SU1298687A2 (ru) | 1985-10-08 | 1985-10-08 | Цифровой фазометр |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853962906A SU1298687A2 (ru) | 1985-10-08 | 1985-10-08 | Цифровой фазометр |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1205057 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1298687A2 true SU1298687A2 (ru) | 1987-03-23 |
Family
ID=21200584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853962906A SU1298687A2 (ru) | 1985-10-08 | 1985-10-08 | Цифровой фазометр |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1298687A2 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2691372C1 (ru) * | 2018-04-28 | 2019-06-13 | Акционерное общество "Центральное конструкторское бюро автоматики" | Способ измерения разности фаз |
-
1985
- 1985-10-08 SU SU853962906A patent/SU1298687A2/ru active
Non-Patent Citations (1)
Title |
---|
Смирнов П.Т. Цифровые фазометры.-Л.: Энерги , 1974, с. 33, рис.13. Авторское свидетельство СССР № 1114977, кл. G 01 R 25/08, 1984. Авторское свидетельство СССР 1205057, кл, G 01 R 25/08, 1985. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2691372C1 (ru) * | 2018-04-28 | 2019-06-13 | Акционерное общество "Центральное конструкторское бюро автоматики" | Способ измерения разности фаз |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1598782A (en) | Analogue-digital converter and conversion method | |
SU1298687A2 (ru) | Цифровой фазометр | |
SU1205057A1 (ru) | Цифровой фазометр | |
JPS6198022A (ja) | 遂次比較方式アナログデイジタル変換装置 | |
SU752170A1 (ru) | Цифровой измеритель действующего значени сигнала | |
SU1075398A1 (ru) | Цифро-аналоговый преобразователь | |
SU600719A1 (ru) | Устройство дл измерени погрешности цифро-аналогового преобразовател | |
SU960658A1 (ru) | Цифровое устройство дл измерени фазового угла | |
SU953721A2 (ru) | Цифро-аналоговый преобразователь | |
SU712953A1 (ru) | Многоканальный преобразователь частоты в код | |
SU1216652A1 (ru) | Регистратор | |
SU1095389A1 (ru) | Аналого-цифровой преобразователь | |
SU962821A1 (ru) | Цифровой регистратор формы импульсных сигналов | |
SU1229599A1 (ru) | Многоканальное устройство дл измерени температуры | |
SU1332548A1 (ru) | Устройство дл контрол качества цифрового сигнала | |
SU974569A1 (ru) | Преобразователь кода в импульсы ступенчатой формы | |
SU955123A1 (ru) | Устройство дл регистрации | |
SU769734A1 (ru) | Способ аналого-цифрового преобразовани и устройство дл его осуществлени | |
SU949662A1 (ru) | Множительно-делительное устройство | |
SU748453A1 (ru) | Масштабно-временной преобразователь | |
SU809549A1 (ru) | Цифроаналоговый преобразовательС АВТОМАТичЕСКОй КОРРЕКциЕй НЕли-НЕйНОСТи | |
SU839046A1 (ru) | Аналого-цифровой преобразователь | |
SU1018235A1 (ru) | Многоканальный аналого-цифровой преобразователь | |
SU1275765A1 (ru) | Устройство дл определени погрешности фазовращателей | |
SU962997A1 (ru) | Функциональный генератор |