SU949662A1 - Множительно-делительное устройство - Google Patents

Description

Изобретение относитс  к аналоговой и аналого-цифровой вычислительной технике и может быть использовано в вычислительных машинах, моделирующих устройствах и других област х измерительной техники. Известно множительно-делительное устройство, содержащее генератор синхроимпульсов, компаратор, элементы И, двухпозиционный ключ, входной вентиль, цифро-аналоговый преобразователь , счетчик, выходной ключ и запоминающее устройство, причем входы реверсивного счетчика подключены через входной вентиль к генератору так товых импульсов, а выход - к первому входу цифро-аналогового преобразовател , выход которого подключен к пер вому входу компаратора, второй вход компаратора соединен с первой входной клеммой устройства, а выход - с управл ющим входом входного вентил , выход генератора синхронизации соеди нен с управл ющими входами двухпозиционного   выходного ключей и элемента И, второй вход цифро-аналогово го преобразовател  подключен через двухпозиционный ключ к второй и третьей входным клег/1мам устройства, а выход - через входной ключ к запоМйнающему блоку, выход которого соединен с выходной клеммой устройства , выход генератора тактовых импуль сов соединен через элемент И с входным вентилем Г1. Недостатком данного множительноделительного устройства  вл етс  Ограниченный династический диапазон входных сигналов, так как исход  из принципа работы аналого-цифрового преобразовател .-отношение числител  к знаменателю должно быть всегда меньше 1.. Наиболее близким к предлагаемому по технической сущности  вл етс  r« oжитeльнo-делительное устройство, содержащее генератор синхроимпульсов, первый блок управлени , первый вход которого подключен к выходу генератора синхроимпульсов, последовательно соединенные счетчик, цифро-аналоговый преобразователь и первый компаратор , второй вход которого  вл етс  первым входом устройства, а выход подключен к второму входу первого блока управлени , вход счетчика подключен к первому выходу первого блока управлени , последовательно соединенные цифроуправл емый резистор , двухпозиционный переключатель,

первый усилитель с управл емым коэффициентом усилени  и второй компаратор , выход которого подключен к третьему входу первого блока управлени , информационный вход цифроуправл емого резистору  вл етс  вторым входом устройства, последовательно соединенные генератор тактовых импульсов и первый сдвиговый регистр вход синхронизации которого подключе к выходу генератора синхроимпульсов, а выход подключен к первому управл ющему входу первого усилител  с управл емым коэффициентом усилени , выход генератора тактовых импульсов подключен к четвертому входу первого блока управлени , второй информационный вход двухпозиционного переключател   вл етс  третьим входом устройства , информационный выход первого усилител  с управл емым коэффициентом усилени  подключен к информационному входу цифро-аналогового преобразовател , а группа выходов первого усилител  с управл емым коэффициентом усилени  подключена к группе управл ющих входов цифроуправл емого резистора 2.

Недостатком известного устройства  вл етс  невысока  точность вычислени  частного при увеличении значени  знаменател . Как известно, точность преобразовани  аналого-цифрового преобразовател  зависит от разр дности выходного кода и величины опорного напр жени . В данном устройстве при посто нной разр дности точность вычислени  частного ухудшаетс  при увеличении знаменател  (опорного напр жени ). Это ухудшение можно допустить до определенной, наперед заданной величины, что соответствует максимальному значению знаменател при определенной разр5удности.

Цель изобретени  - повышение точности путем ограничени  максимальной величины кванта преобразовани .

Поставленна  цель достигаетс  тем, что в множительн о-делительное устройство, содержащее генератор синхроимпульсов, первый блок управлени , первый вход которого подключе к выходу генератора синхроимпульсов, последовательно соединенные счетчик, цифро-аналоговый преобразователь и первый компаратор, второй вход которого  вл етс  первым входом устройства , а выход подключен к второму входу первого блока управлени , вход счетчика подключен к первому выходу первого блока управлени , последовательно соединенные цифроуправл емый резистор, двухпозиционный переключатель , первый усилитель с управл емым коэффициентом усилени  и второй компаратор, выход которого подключен к третьему входу первого блока управлени  , информационный вход цифроуправл емого резистора  вл етс  вторым входом устройства, последовательно соединенные генератор тактовых импульсов и первый сдвиговый регистр , вход синхронизации которого подключен к выходу генератора синхроимпульсов , а выход подключен к первому управл ющему входу первого усилител  с управл емым коэффициентом усилени , выход генератора тактовых импульсов подключен к четвертому входу первого блока управлени , второй информационный вход двухпозиционного переключател   вл етс  третьим входом устройства, информационный выход первого усилител  с управл емым коэффициентом усилени  подключен к информационному входу цифро-аналогового преобразовател , а группа выходов первого усилител  с управл емым коэффициентом усилени  подключена к группе управл ющих входов цифроуправл емого резистора, введены третий компаратор, триггер переключени  режимов, второй блок управлени , второй усилитель с управл емым коэффициентом усилени  и второй сдвиговый регистр, информационный вход второго усилител  с управл емым коэффициентом усилени  подключен к второму входу первого компаратора, выход подключен к второму входу второго компаратора, а управл ющий вход подключен к первому выходу второго сдвигового регистра, второй выход которого подключен к второму управл ющему входу первого усилител  с управл емым коэффициентом усилени , третий выход второго сдвигового регистра подключен к первому входу второго блока управлени , первый и второй выходы которого подключены к информационным входам соответственно первого и второго сдвиговых регистров , а третий выход подключен к управл ющему входу двухпозиционного переключател , второй вход второго блока управлени  подключен к выходу цифро-аналогового преобразовател  и  вл етс  выходом устройства, трети вход подключен к выходу генератора тактовых импульсов, а четвертый и п тый входы подключены соответственно к выходам второго и третьего компараторов, выход генератора синхроимпульсов подключен к входу синхронизации второго Сдвигового регистра , первый вход третьего компаратора  вл етс  четвертым входом устройства , второй ВХОД третьего компаратора подключен к информационному выходу первого усилител  с управл емым коэффициентом усилени , а выход подключен к третьему управл ющему входу первого усилител  с управл емым коэффициентом усилени  и к п тому входу первого блока управлени , шестой вход которого подклк1чен к четвертому управл гащег у входу усилител  с управл емым коэффициентом усилени , выход генератора синхроимпульсов подключен к счетному входу триггера переключени  режимов, информационные входы которого объединены и подключены к выходу второго компаратора , первый выход триггера переключени  режимов подключен к четвертому управл к1цему входу первого усилител  с управл емым коэффициентом усилени  и к шестому входу первого блока управлени , второй выход триггера переключени  режимов подключен к п тому управл ющему входу первого усилител  с управл емым коэффициентом усилени  и к шестому входу второго блока управлени , седьмой вход которого подключен к второму выходу первого блока управлени .

Второй блок управлени  содержит дев ть элементов И, два элемента ИЛИ и RS-триггер, первые входы первого, второго, третьего, четвертого и п того элементов И объединены и  вл ютс  четвертым входом блока управлени , вторые входы первого, второго, третьего, четвертого и п того элементов И объединены и  вл ютс  п тым входом блока управлени , третьи входы первого, второго, третьего, четвертого и п того элементов И объединены и  вл ютс  третьим входом блока управлени , четвертые входы третьего и четвертого элементов И объединены и  вл ютс  шестым входом блока управлени , п тый вход четвертого элемента И  вл етс  вторым входом блока управлени , выходы первого и второго элементов И соответственно подключены к первому и второму входам первого элемента ИЛИ, выход которого  вл етс  первым выходом блока управлени , выход третьего элемента И  вл етс  вторым выходом блока управлени , выход четвертого элемента И подключен к первому входу шестого элемента И, второй вход которого  вл етс  первым входом блока управлени , а выход подключен к первому входу седьмого элемента И, второй вход седьмого элемента И подключен к первому входу восьмого элемента И и  вл етс  седьмым входом блока управлени , выход седьмого элемента И подключен к первому входу дев того элемента И, второй вход которого подключен к первому выходу RS-триггера, второй вход восьмого элемента И подключен к второму выходу RS-триггера, S-вход которого подключен к выходу п того элемента И, а R-вход подключен к выходу второго элемента ИЛИ и  вл етс  третьим выходом блока управлени , выходы восьмого и дев того элементов И соответст|Венного подключены к первому и второму входам второго элемента ИЛИ,

Первый усилитель с управл емым коэффициентом усилени  содержит one-i рационный усилитель, выход которого  вл етс  информационным выходом первого усилител  с управл емым коэффициентом усилени , масштабный резистор, один вывод которого  вл етс  информационным входом первого усилител  с управл емым коэффициентом усилени , а второй вывод подключен к инвертирую1дему входу операцион0 ного усилител , неинвертирующий вход которого подключен к шине нулевого потенциала, четыре группы элементов И по п элементов в каждой, (4п+1) параллельных цепочек из по5 следовательно соединенных масштабного резистора и ключа, включенных в цепь отрицательной обратной св зи операционного усилител , первые входы элементов И первой, второй и тре0 тьей групп объединены и  вл ютс  четвертым управл ющим вхоДом первого усилител  с управл емым коэффициентом усилени , вторые входы элементов И первой, второй, третьей и чет5 вертой групп объединены и  вл ютс  п тым управл ющим входом первого усилител  с управл емым коэффициентом усилени , третьи входы элементов И первой, второй и четвертой

0 групп объединены и  вл ютс  третьим управл ющим входом первого усилител  с управл емым коэффициентом усилени  , четвертые входы элементов И первой группы и третьи входы элемен5 тов И третьей группы объединены и  вл ютс  вторым управл ющим входом первого усилител  с управл емым коэффициентом усилени , четвертые входы элементов И второй группы, первые

0 входы элементов И четвертой группы и управл ющий вход ключа из ()-й цепочки объединены и  вл ютс  первым управл ющим входом первого усилител  с управл емым коэффициентом усилени , выходы всех элементов И подключены

5 к управл ющим входам ключей соответственно с 1-го по 4п-й,выходы элементов И второй группы  вл ютс  группой выходов первого усилител  с управл емым коэффициентом усилени .

0

На фиг. 1 представлена блок-схема множительно-делительного устройства; на фиг. 2 - принципиальна  схема второго усилител  с управл емым коэффициентом передачи; на фиг. 3 5 блок-схема второго блока управлени ; на фиг. 4 - принципиальна  схема первого усилител  с управл емым коэффициентом передачиj на фиг. 5 - принципиальна  схема первого блока управ0 лени .

Множительно-делительное устройство содержит генератор 1 тактовых импульсов, генератор 2 синхроимпульсов , блок 3 управлени , сдвиговые

Claims (3)

1. 5 регистры 4 и 5, цифроуправл емый резис .тор б, двухпозиционный переключатель 7, усилители 8 и 9 с управл емым коэффициентом усилени  компараторы 10 и 11, блок 12 управлени  компаратор 13, цифро-аналоговый преобразователь 14, счетчик 15,.триггер 16 переключени  режимов. Второй усилитель 8 с управл емым коэффициентом усилени  содержит oner рационный уеилитель 17, мас итабные резисторы 18 и ключи 19. Второй блок 3 управлени  содержит элементы И 20, элементы ИЛИ 21 и КЗ-триггер 22. Первый усилитель 9 с управл емым коэффициентом передачи содержит операционный усилитель 23, масштабный резистор 24, элементы И 25, па:. раллельные цепочки 26 из последовательно соединенных масштабного резистора 27 и ключа 28. Первый блок 12 управлени  содержит элементы И 29, элемент ИЛИ 30, регистр 31. Аналого-циф| овой преобразователь в который вход т компаратор 13, Цифг ро-аналоговый преобразователь ЦАП .4 счетчик 15, блок 12 управлени , построен по методу поразр дного уравновешивани . В работе множительно-делительного устройства нужно рассматривать два случа . В первом случае напр жевне на первой входной клемме (U) меньше напр жени  на третьей входной клемме (Ug) т.е. U УЗ, причем U nicl4 Ujmcix- максимальное значение знаменател  на четвертой входной клемме, при котором точность вычислени  частного соответ ствует заданной. Множительно-делительное устройство работает следующим образом. При поступлении первого синхроимпульса с генератора 2 си хроимпульсов блок 12 управлени  подключает двухпозиционный переключатель 7.к третьей ВХОДНОЙ,клемме устройства. Этот же импульс записывает в первый разр д сдвиговых регистров 4 и 5 сигнал логической 1, который устанавливает коэффициенты усилени  усилителей 8 и 9 равными соответственно р 1, k 1. Так как U, Uj, где Uj ;f (X компаратор 10, сравнива  напр жение с напр жением Uj-k, и компаратор 11, сравнива  напр жение Ujk с напр жением %waxIДэют запрет блоку 3 управлени  на прохождение тактовых импульсов с генератора 1 тактовых импульсов на сдвиговый регистр 5 и разрешение блоку 12 управлени  начать оцифровку Сигнал с выхода компаратора 10 с поступлением первого синхроимпульса с генератора 2 синхроимпульсов на счетный вход триггера 16 переключени  режимов устанавливает этот триг гер в первый режим, т.е. когда и,, Ua. Информационные выходы триггера 16 подключены к усилителю 9 с регулируемым коэффициентом усилени . После окончани  оцифровки в счетчике 15 записан код N аналогоцифрового преобразовани  необходимо п импульсов, где п - число разр дов счетчика 15. Следующим тактовым п+1 импульсом блока 12 управлени  подключает двухпозиционный переключатель 7к цифроуправл емому резистору 6. 8первом случае, когда U U, где Ug Зглох напр жение, подключаемое через переключатель 7 к усилителю 9, равно напр жению на второй входной клемме СУд) устройства. С выхода ЦАП 14 получаем результат так как р k 1. Рассмотрим работу устройства в случае U « Uj, где Uj Компаратор 11 дает разрешение блоку 3 управлени  на прохождение тактовых импульсов с генератора 1 в сдвиговый регистр 5 и не дает разрешение на начало оцифровки. Каждым импульсом тактовой частоты сигнал логической 1 из младшего разр да сдвигового регистра 5 переноситс  в старшие и измен ет коэффициент усилени  Ui усилител  9 до тех пор, пока станет изшйк- Как только это происходит компаратор 11 останавливает сдвиговый регистр 5 и дает разрешение на оцифровку. После окончани  оцифровки в счетчике 15 записан код N Н,. . Тактовым п+1 и myльcoм блок 12 :. управлени  подключает двухпозиционный переключатель к цифроуправл емому резистору 6. На выходе цифро-аналогового преобразовател  11 получаем результат um N-Ua-i-n VT Vi D Ur Рассмотрим работу 1 ожительно-делительного устройства во втором случае , когда и Uj, где Uj ътаиПри поступлении первого синхроимпульса от генератора 2 блок 12 управлени  подключает переключатель 7 к третьей входной клемгле и, . Этот же импульс записывает в первый разр д сдвиговых регистров 4 и 5 сигнал логической 1, который устанавливает коэффициент усилени  усилителей 8 и 9равным р 1, k 1. Поскольку и из и Uj ;# Ujp,, компараторы 10и 11 дают разрешение блоку 3 управлени  на прохождение тактовых импульсов с генератора 1 в сдвиговый регистр 5 а компаратор 10 не дает разрешение на начало оцифровки. Сигнал с выхода компаратора 10 с поотуплением первого синхроимпульса от генератора 2 синхроимпульсов на счетный вход триггера 16 устанавливает этот триггер во второй режим, т.е. когда U, U. Информационные выходы триггера 16 подключены к уси лителю с регулируемым коэффициентом усилени  9. Каждыгл ймпудьсом тактовой частоты сигнал логической 1 из младшего разр да сдвигового регистра 5 переноситс  в старшие разр ды и измен ет коэффициент усилени  усилител  9 до тех пор, пока Uj-k станет U. Как только это происходит, компаратор 10 останавли вает сдвиговый регистр 5 и дает раз решение на оцифровку. При по влении сигнала логической 1 в соответствующих разр дах сдви гового регистра 5 измен етс  коэффициент делени  цифроуправл емого резистора 6. После окончани  оцифро I, дл  которой требуетс  п импульки , сов, в счетчике 15 записан код N ufn Следующим п+1 тактовым импульсом блок 12 управлени  подключа ет двухпозиционный переключатель 7 к цифроуправл емому резистору 6. Во втором случае, когда U U,напр жение , подключаемое через двухпозиционный переключатель 7 к усилителю 9, равно , где i - но мер замкнутого ключа цифроуправл ем го резистора 6 Ci lf2, 3, 4). С выхода цифро-аналогового преобразовател  получим результат lLi.M -xiJz.,, ui b-Hi yi Г - urrifTarr - тпТОГн Поскольку в формуле результата присутствует множитель -д-.., то в устройстве выведены соответствующие коэффициенты М, равные , где i - номер замкнутого ключа цифро управл емого резистора 6. Ра;ссмотрим работу устройства, ко да U-) Uj,, где Uj . Компара тор 11 и компаратор 10 дают запрет блоку 3 управлени  на прохождениетактовых импульсов от генератора 1 сдвиговый регистр 5, разрешение на прохождение тактовых импульсов от генератора 1 в сдвиговый регистр 4 и не дают разрешение на начало оциф ровки. Каждыг- импульсом тактовой частоты сигнал логической 1 из младшего разр да сдвигового регистр 4 переноситс  в старший разр д и из мен ет коэффициент усилени  усилител  8 до Тех пор, пока - станет Uj, Как только это происходит, компаратор 10 останавливает сдвиговый регистр 4, а компаратор 11 дает разрешение блоку 3 управлени  на пр хождение тактовых импульсов от гене- 65 ратора 1 в сдвиговый регистр 5 и не дает разрешение на начало оцифровКи . Каждым импульсом тактовой частоты сигнал логической 1 из младшего разр да сдвигового регистра 5 переноситс  в старшие и измен ет коэффициент усилени  усили.тел  9 до тех пор, пока 4- .Как только это происходит, компаратор 11 останавливает сдвиговый регистр 5, При этом, если - станет больше Uj, компара/гор 10 дает запрет на оцифровку . и разрешение на прохождение тактовых импульсов от генератора 1 в сдвиговый регистр 5, который измен ет коэффициент усилени  усилител  8 до Uxt т, тех пор, пока - станет 4 Ug. только это происходит, т.е. и - Uj, компаратор 10 и 11 дают разрешение блоку 12 управлени  начинать оцифровку. После окончани  оцифровки в счетчике 15 записан код N трт. В этом случае сигнал с выхода ЦАП 14 поступает в блок 3 управлени  и дает разрешение на прохождение тактовых импульсов от генератора 1 в сдвиговый регистр 4. Каждый импульсом тактовой частоты сигнал логической 1 из старшего разр да сдвигового регистра 4 продвигаетс  в младший и измен ет коэффициент усилени  усилител  9 до тех пор, пока не будет записан О в младьшй разр д сдвигового регистра 4. Как только это происходит, блок 3 управлени  подключает двухпозиционный переключатель к цифроуправл емому резистору 6. На выходе цифро-аналогового преобразовател  14 получаем результат Pe. N-U,.i Si.U,.| .U. Ti -%|-ui Использование изобретени  позвол ет увеличить точность вычислени  частного при неограниченном увеличении знаменател . Использование предлагаемого устройства позволит уменьшить объем аппаратуры по сравнению с использованием цифровых методов делени  и умножени  сигналов и, как следствие, увеличить надежность аппаратуры . По сравнению с аналогичными методами делени  в предлагаемом устройстве значительно уменьшаетс  трудность настройки и повышаетс  точность выполнени  операции делени . Формула изобретени  1. Множительно-делительное устройство , содержащее генератор синхроимпульсов , первый блок управлени , первый вход которого подключен к выходу генератора синхроимпульсов, последовательно соединенные счетчик, цифро-аналоговый преобразователь и первый компаратор, второй вход которого  вл етс  первым входом устройства , а выход подключен к второму входу первого блока управлени , вход счетчика подключен к первому выходу первого блока управлени , последовательно соединенные цифроуправл емый резистор, двухпозиционныйпереключатель , первый усилитель с управл емым коэффициентом усилени  и второй компаратор , выход которого подключен к третьему входу первого блока управлени , информационный вход цифроуправл емого резистора  вл етс  вторым входом устройства, последовательно соединенные генератор тактовых импульсов и первый сдвиговый регистр , вход синхронизации которого подключен к выходу генератора синхро импульсов , а выход подключен к первому управл ющего входу первого усилител  с управл емым коэффициентом усилени , выход генератора тактовых импульсов подключен к четвертому входу первого блока управлени , второй информационный вход двухпозиционного переключател   вл етс  третьим входом устройства, информационный выход первого усилител  с управл емым коэффициентом усилени  подключен к информационному входу цифро-аналогового преобразовател , а группа выходов первого усилител  с управл емым коэффициентом усилени  подключена к группе управл ющих входов цифроуправл емрго резистора, отличающеес  тем, что, с целью повышени  точности, в него введены третий компаратор, триггер переключени  режимов, второй блок управлени , второй усилитель с управл емым коэффициентом усилени  и второй сдвиговый регистр, информационный вход второго усилител  с управл емым коэффициентом усилени  подключен к второму входу первого компаратора, выход подключен к второму входу второго компаратора, а управл ющий вход подключен к первому выходу второго сдвигового регистра, второй выход которого подключен к второму управл ющему входу первого усилител  с управл емым коэффициентом усилени , третий выход второго сдвигового регистра подключен к первому входу второго блока управлени , первый и второй выходы которого подключены к информационным входам соответственно первого и второго сдвиговых регистров, а третий выход подключен к управл ющему входу двухпозиционного переключател , второй вход второго блока управлени  подключен к выходу цифро-аналогового преобразовател  .и  вл етс  выходом устройства, третий вход подключен к выходу генератора тактовых импульсов , а четвертый и п тый входы под--ключены соответственно к выходам второго и третьего компараторов, выход генератора синхроимпульсов подключен к входу синхронизации второго сдвигового регистра, первый

   вход третьего компаратора  вл етс  четвертым входом устройства, второй вход третьего компаратора подключен к информационному выходу первого усилител  с управл емым коэффициентом усилени , а выход подключен к третьему управл ющему входу первого усилител  с управл емым коэффициентом усилени  и к п тому входу первого . блока управлени , шестой вход которого подключен к четвертому управл ющему входу усилител  с управл емым коэффициентом усилени , выход генератора синхроимпульсов подключен к счетному входу триггера переключени  режимов, информационные входы

   которого объединены и подключены к

   выходу второго компаратора, первый выход триггера переключени  режимов подключен к четвертому управл ющему входу первого усилител  с управл емым коэффициентом усилени  и к шестому входу первого блока управлени , второй выход триггера переключени  режимов подключен к п тому управл ющему входу первого усилител  с управл емым коэффициентом усилени  и

   к шестому входу второго блока управлени , седьмой вход которого подключен к второму выходу первого блока управлени .

   0
2. 2. Устройство по п.1, отличающеес  тем, что второй блок управлени  содержит дев ть элементов И, два элемента ИЛИ и RS-триггер, первые входы первого, второго, трё5 тьего, четвертого и п того элементов И объединены и  вл ютс  четвертым входом блока управлени , вторые входы первого, второго, третьего, четвертого и п того элементов И объединены и  вл ютс  п тым входом блока управлени , третьи входы первого, второго. Третьего, четвертого и п того элементов И объединены и  вл ютс  третьим входом блока управлени , четвертые входы третьего и четвертого элементов И объединены и

    вл ютс  шестым входом блока управлени , п тый вход четвертого элемента И  вл етс  вторым входом блока управлени , выходы первого и второго

   0 элементов И соответственно подключены к первому и второму входам первого элемента ИЛИ, выход которого  вл етс  первым выходом блока управлени , выход третьего элемента И  вл етс 

   5 вторым выходом блока управлени . выход четвертого элемента И подключен к первому входу шестого элемента И, второй вход которого  вл етс  первым входом блока управлени , а выход подключен к первому входу седьмого элемента И, второй вход седьмого элемента И подключен к первому входу восьмого элемента И и  вл етс  седьмым входом блока управлени , выход седьмого элемента И подключен к первому входу дев того элемента И, второй вход которого подключен к первому вьлходу RS-триггера , второй вход восьмого элемента И подключен к второму выходу RS-три гера , S-вход которого подключен к выходу п того элемента И, а R-вход подключен к выходу второго элемента ИЛИ и  вл етс  третьим выходом блока управлени , выходы восьмого и дев того элементов И соответственно подключены к первому и второму входам второго элемента ИЛИ.
3. 3. Устройство по п,1, отличающ-еес  тем, что, первый уси лительс управл емым коэффициентом усилени  содержит операционный усилитель , выход которого  вл етс  информационнЕзЕМ выходом первого усилител  с управл емым коэффициентом.ус лени , масштабный резистор, один вы вод которого  вл етс  информационны входом первого усилител  с управл е мым коэффициентом усилени , а второй вывод подключен к Инвертирующем входу операционного усилител , неинвертирующий вход которого подключен к шине нулевого потенциала, чет ре группы элементов И по п элементо в каждой, (4п+1) параллельных цепочек из последовательно соединенных масштабного резистора и ключа, вклю ченных в цепь отрицательной обратной св зи операционного усилител , первые входы элементов И первой, второй и третьей групп объединены и  вл ютс  четвертым управл ющим входом первого усилител  с управл емым коэффициентом усилени , вторые входы элементов И первой, второй, третьей и четвертой групп объединены и  вл ютс  п тым управл ющим входом первого усилител  с управл емым коэффициентом усилени , третьи входы элементов И первой, второй и четвертой групп объединены и  вл ютс  третьим управл  с дим входом первого усилител  с управл емым коэффициентом усилени / четвертые входы элементов И первой группы и третьи входы элементов И третьей группы объединены и  вл ютс  вторым управл ющим входом первого усилител  с управл емым коэффициентом усилени , четвертые входаз элементов И второй группы, первые входы элементов И четвертой группы и управл ющий вход ключа из ()-й цепочки объединены и  вл ютс  первым управл ющим входом -первого усилите- . л  с управл емым коэффициентом усилени , выходы всех элементов И подключены к управл ющим входам ключей соответственно с первого по четвер- тый, выходы элементов И второй группы  вл ютс  группой выходов первого усилител  с управл емым коэффициентом усилени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 435530, кл. G Об G 7/16, 1973. 2.Авторское свидетельство СССР по за вке 2830653/18-24, кл. G 06 G 7/16, 1980 (прототип). I AtMflfl fffACfifia о

   Cveai i ff

   If

   /J

   Ш

   f

   /J

   HofwKygp , fZ

   29

   n