SU1356233A1 - Устройство дл кодировани звуковых сигналов с инерционным компандированием - Google Patents

Abstract

Изобретение м.б. использовано в цифровых звуковых трактах телерадиовещани , в системах дискретной обработки звуковых сигналов. Цель изобретени  - повышение качества пе- редачи путем уменьшени  нелинейных искажений, св занных с ограничением сигнала. Устр-во содержит на передающей стороне источник 1 сигнала, усилитель 2, блок 3 дискретизации и хра (Л со ел Oi ts: со со

Description

135

нени , блок 4 масштабного усилени , блок 5 коммутации, А1Щ 6, формирователь 7 кода, блок 8 управлени , блок 9 формировани  кода инерционной шкалы , бл ок 10 проверки разр дов на ран- нозначность, блок 11 формироватш  сигнала (ФС) перегрузки, управл емый аттенюатор 12, блок 13 анализа кода шкалы, блок 14 ФС конца перегрузкиj

1

Изобретение относитс  к технике передачи информации и может быть использовано в цифровых звуковых трактах телерадиовещани , в системах дискретной обработки звуковых сигналов.

Цель изобретени  - повышение качества передачи путем уменьшени  нелинейных искажений, св занных с ограничением сигнала.

На фиг.1 изображена структур на  схема устройства; на фиг.2 - схема аналоговой части устройства , на фиг.З - схема аналого-цифрового преобразовател  (АЦП) и формировател  к ода; на фиг.4 - схема блока управлени ; на фиг.5 - схема блока формировани  кода инерционной шкалы; на фиг.6 - схема блока проверки разр дов на равнозначность, блока анализа кода шкалы, блока формировани  сигналов конца перегрузки и блока формировани  сигнала перегрузки; на фиг.7 - схема входного регистра кода, цифроаналого- вого преобразовател , первого экспандера и управл емого второго экспандера J на фиг.8 - принципиальна  электрическа  схема блока задержки, блока стробировани  и второго усршител } на фиг.9 - характеристика квантовани  отсчетов звукового сигнала; на фиг.10 временные диаграммы импульсов, вырабатываемых в блоке управлени .

Устройство дл  .кодировани  звуковых сигналов с инерционным компанди- рованием (фиг.1) содержит на пере- даюш;ей стороне источник 1 сигнала, первый усилитель 2, блок 3 дискретизации и хранени , блок 4 масштабного усилени , блок 5 коммутации, аналого- цифровой преобразователь (АЦП) 6,

::33

на приемной сторон - нходной регист 13 кода, 11АП 16, экспандеры 17 и 20, блок 18 проверки разр дорз на равнозначность , блок 19 ФС1 перегрузки, блок 21 анализа кода шкалы, блок 22 ФС конца перегрузки, блок 23 задержки , блок 24 стробировани , усилитель 25, блок 26 начальной установки. 2 табл., 10 ил.

2

формирователь 7 кода, блок 8 управлени , блок 9 формировани  кода инерционной шкалы (ИШ), первый блок 10

проверки разр дов на равнозначность,

первый блок 11 формировани  сигнала

перегрузки (СП), управл емьй аттенюатор 12, первый блок 13 анализа кода шкалы и первый блок 14 формировани 

сигнала конца перегрузки (СКП). На приемной стороне устройство дл  кодировани  звуковых сигналов с инерционным компандированием содержит входной регистр 15 кода, цифроаналоговый преобразователь (ЦАП) 16, первый экспандер 17, второй блок 18 проверки разр дов на равнозначность, второй блок 19 формировани  СП, управл емый второй экспандер 20, второй блок 21

анализа кода шкалы, второй блок 22 формировани  СКП, блок 23 задержки, блок 24 стробировани , второй усилитель 25 и блок 26 начальной установки .

Источником сигнгша может служить микрофонньй усилитель, магнитофон, электропроигрываюш,ие устройство и прочее. Первый усилитель 2 содержит усилительньш каскад 27 (фиг.2) и пассивньм трехзвенный LC-фильтр 28 Кауэ- ра 7-го пор дка. Усилительный каскад 27 предназначен дл  согласовани  ди- намического диапазона звукового сигнала (ЗС) источника сигнала 1 с диапазоном квантовани  устройства, а фильтр 28 - дл  подавлени  высокочастотных составл юш;их ЭС, лежащих вьше половины частоты дискретизации. Блок 3 дискретизации и хранени  содержит

два буферных каскада 29 и 30, триггер- формирователь 31 (RS-триггер) импуль

формирователь 57. Формирователь импульсов синхронизации содержит ПЦ1Й мультивибратор с врем задающ элементами и линию 59 задержки с водами через О,1 МКС и два форми вател  на элементах 60 и 61, фор ватель 62 импульсов конца первог цикла и формирователь 63 импульс конца преобразовани  выполнены а гично первому формирователю 52 и сов, формирователь 64 импульса о лени  пам ти выполнен на элемент ЗИ-НЕ. Кроме этого, блок 8 управ содержит переключатель, обеспечи работу устройства дл  кодировани звуковых сигналов с инерционным пандированием от внешней синхрон ции (первьм вход блока 8 управле

Блок 9 формировани  кода ШЧ (фиг.5) включает в свой состав д ратор 65 кода мгновенной шкалы (

Данное включение логических э ментов реализует следующую табли

са дискретизации, формирователь 32 импульса управлени  ключом 33 на дифференциальном каскаде 34,35 и запоминающий конденсаторе 36.

Входной буферный каскад 29 работает в режиме повторител  напр жени . Высокое входное Сопротивление выходного буферного каскада 30 предотвращает разр д запоминающего конденсато- IQ ра 36 в период времени хранени  отсчета ЗС, Стабилитроны в базовых цеп х дифференциального каскада 34, 35 служат дл  согласовани  уровней ТТЛ с диапазоном работы ключа 33. Управ- 15 л емый аттенюатор 12 содержит реверсивный счетчик 37, в котором используютс  два младших разр да, узел 38 ограничени  счета импульсов, формирователь 39 уровней сигнала управлени , 20 аналоговый мультиплексор 40 и резис- тивную матрицу 41, выводы которой соединены таким образом, что образуетс  делитель напр жени  1-2-4-8.

Блок 4 масштабного усилени  собран 25 истинности.

на операционном усилителе 42 с резис-„ .

„,тТаблица

тивнои матрицей 4J и аналоговым муль-

типлексором 44 в цепи обратной св зи, а также на формирователе 45 уровней сигнала управлени . Резисторы матрицы зо 43 соединены таким образом, что коэффициент усилени  блока 4 масштабного усилени  равен 1, или 2, или 4, или 8.

АЦП 6 (фиг.З) выполнен по известной схеме последовательного приближени  и содержит узел 46 смещени  уровн  на операционном усилителе, рабо-, тающем в режиме суммировани  напр жени  отсчетов сигнала с половиной , опорного напр жени , преобразователь до 47 код-ток, регистр 48 последовательных приближений и компаратор 49. Особенностью данной схемы  вл етс  включение компаратора 49 в режиме сравнени  токов. Диоды на его входе защища- 45 ют компаратор 49 от перегрузки.

Формирователь 7 кода содержит регистр 50 из четырнадцати Д-триггеров.

Блок 8 управлени  содержит: задающий генератор 51 импульсов, выполнен- gQ ный по схеме мультивибратора, первый формирователь 52 импульсов, выполненный в виде ждущего мультивибратора с врем задающими элементами, генератор 53 тактовых импульсов и второй gg формирователь 54. Формирователь 55 импульса управлени  блоком 5 коммутации и триггер 56 завершени  первого цикла представл ют собой R-триггеры,

35

Кроме 3Tgro, блок 9 формирован кода IfflJ содержит: цифровой компар

формирователь 57. Формирователь 58 импульсов синхронизации содержит жду- ПЦ1Й мультивибратор с врем задающими элементами и линию 59 задержки с отводами через О,1 МКС и два формировател  на элементах 60 и 61, формирователь 62 импульсов конца первого цикла и формирователь 63 импульсов конца преобразовани  выполнены аналогично первому формирователю 52 импульсов , формирователь 64 импульса обнулени  пам ти выполнен на элементе ЗИ-НЕ. Кроме этого, блок 8 управлени  содержит переключатель, обеспечивающи работу устройства дл  кодировани  звуковых сигналов с инерционным ком- пандированием от внешней синхронизации (первьм вход блока 8 управлени )

Блок 9 формировани  кода ШЧ (фиг.5) включает в свой состав дешифратор 65 кода мгновенной шкалы (МШ).

Данное включение логических элементов реализует следующую таблицу

до 45

35

Кроме 3Tgro, блок 9 формировани  кода IfflJ содержит: цифровой компаратор

66, выполненный на сумматоре 67 и элементах 68,69 н 70, блок 71 пам ти признака, выполненный на D-триггере 72 и элементе 73, фор1 отрователь 74 импульса смены знака, выполненный на 1)-триггере 75 н двух мультивибраторах с врем задающими элементами, также регистр 76 кода ИШ, блок 77 уменьшени  кода, выполненный на сумматоре, коммутатор 78, узел 79 начальной установки , содержащий резистор, подклго000000 000000 1

О О 00 ао 00 00 oi о

000000 000010 о

Первый блок 13 анализа кода шкалы представл ет собой элемент совпадени  по единицам. Первый блок 11 форми- ровани  СП выполнен на элементе совпадени  и инверторе.

Первый блок 14 формировани  СКП содержит ждущий мультивибратор с врем задающими элементами.

Схема входного регистра 15 кода, ЦАП 16, первого экспандера 17, управл емого второго экспандера 20 и блока 26 начальной установки приведены на фиг.7. Входной регистр 15 содержит собственно регистр и регенератор импульсов частоты дискретизации - мультивибратор с врем задающи1-м элементами . ПДП 16 содер /чИ г преобразователь

Q 6233

к источнику напр жени , и конденсатор .

Схема первого блока 10 проверки разр дов на равнозначность, первого блока 13 анализа кода шкалы, первого блока 11 формировани  СП и перврго блока 1 Сформировани  СКП представлена на- фиг.б.Первьш блока 10 проверки разр дов на разнозначностьпредставл ет собой комбинационную логическую схему,реализующую следующую таблицу истинности.

код-ток и сумматор токов, выполненный на операционном усилителе.

Первый экспандер 17 содержит ре- зистивную матрицу 80, аналоговьй мультиплексор 81 и формирователь 82 сигнала управлени  по уровню.

Блок 26 начальной установки содержит конденсатор и резистор и выполнен аналогично узлу 79 начальной установки блока 9 формировани  кода ИШ (см.фиг.5).

Управл емый второй экспандер 20 (см.фиг.7) содержит реверсивный счетчик 83, в котором используютс  два младших разр да, узел 84 ограничени  счета, формирователь 85 уровней сигнала управлени , аналоговый мульти

штексор 86, буферный каскад 87 на операционном усилителе и резистивную матрицу 88.

Схема блока 23 задержки, блок 24 стробировани  и второй усилитель 25 показана на фиг.8. Блок 23 задержки содержит мультивибратор с врем задаю щими элементами. Блок 24 стробировани  выполнен аналогично блоку 3 дис- кретизации и хранени  с той лишь разницей , что роль RS-триггера (см. фиг.2) выполн ет мультивибратор 89 с врем задающими элементами (см. фиг.8). Второй усилитель 25 содержит пассивный трехзвенный LC-фильтр 90 кодера, аналогичный фильтру 28 в первом усилителе 2, и буферный каскад 91, собранный на операционном усилителе . Пот.енциометр 92 обеспечивает согласование выходного сигнала кодек с устройством-потребителем.

Техническа  реализаци  второго блока 18 проверки разр дов на равнозначность , второго блока 19 формировани  СП, второго блока 21 анализа кода шкалы и второго блока 22 формировани  СКП на равнозначность, соответственно така  же, как и первого блока 10 проверки разр дов на равнозначность , первого блока 11 формировани  СП, первого блока 14 формировани  СКП.

Устройство работает следующим образом .

Аналоговый звуковой сигнал поступает на вход первого усилител  2 (фиг.1), в котором усиливаетс  и ограничиваетс  по спектру С целью предотвращени  перекрыти  боковых полос ЗС при дискретизации, после чего поступает на вход блока 3 дискретизации и хранени . Далее работа устройства дл  кодировани  ЗС с инерционным ком пандированием происходит следующим образом. При подаче питающего напр жени  +5В конденсатор узла 79 начальной установки в блоке 9 формировани  кода ИШ (см.фиг.5) и конденсатор блока 26 начальной установки (см.фиг.7) не могут мгновенно зар дитьс  до напр жени , равного уровню логической единицы +2,4 В. Посто нна  времени цепи зар да конденсаторов узла 79 начальной установки и блока 26 начальной установки выбрана такой, чтобы на R-входах D-триггеров регистра 76 кода инерционной шкалы блока 9 формировани  кода ИШ, на R-входе

15

20

25

- Q

356233о

реверсивного счетчика 37 (четвертьш вход управл емого аттенюатора 12) и на R-входе реверсивного счетчика 83 (четвертый вход управл емого второго экспандера 20) оставалс  уровень логического нул  на врем , достаточное дл  установки указанных элементов в исходное нулевое состо ние. Таким образом, в начале работы устройства на первых входах блока 4 масштабного усилени  всегда устанавливаетс  код 00, соответствующий самой точной шкале квантовани . На выходе реверсивного счетчика 37 и, спедовательно, на управл ющих входах аналогового мультиплексора 40 управл емого аттенюатора 12 устанавливаетс  код 00 и точка нулевого затухани  (см.фиг.2) управл емого аттенюатора 12 подключаетс  к второму входу блока 4 масштабного усилени  и к третьему входу блока 5 коммутации. Под воздействием блока 26 начальной установки на выходах реверсивного . счетчика 83 и соответственно на уп- равл юшдх входах аналогового мультиплексора 86 устанавливаетс  кодова  комбинаци  00. При этом управл е- мьм второй экспандер 20 включаетс  в режим работы с минимальным коэффициентом передачи, так как сигнал снимаетс  с нижней точки резистивной матрицы 88. Задающий генератор 51

35 импульсов блока 8 управлени  (фиг.4; запускаетс  и на его выходе по вл - ютс  пр моугольные импульсы с периодом 20,8 МКС (48 кГц) (фиг.Юа). Если переключатель (фиг.4) находитс 

40 в верхнем положении, то эти импульсы поступают на вход первого формирова- - тел  52 импульсов, где по их положительному фронту вьфабатываютс  короткие (длительностью 150 не) отрица45 тельные импульсы (фиг.ТО б). Наличие первого формировател  52 импульсов обеспечивает возможность внешней синхронизации устройства с первого входа блока 8 управлени  любым импульс50 ным сигналом с частотой 48 кГц. Короткий отрицательный импульс поступает одновременно на второй вход блока 3 дискретизации и хранени  как импульс начала выборки (ИНВ), на пер55 вьш вход генератора 53 тактовых импульсов , на формирователь импульсов управлени  блоком 5 коммутации и на первый входа триггера 56 завершени  первого цикла.

30

С приходом ИНВ на второй вход блока 3 дискретизации и хранени  (фиг.2) триггер-формирователь 31 импульса дискретизации устанавливаетс  в единичное состо ние. На коллекторе транзистора 35 формировател  32 импульса управлени  ключом 33 по вл етс  потенциал +15В. Ключ 33 открываетс , и конденсатор 36 зар жаетс  до напр жени  ЗС и дапее отслеживает его изменени . Одновременно (фиг.4) R- триггер в формирователе 55 импульса управлени  блоком 5 коммутации (фиг.10 д) и триггер 56 завершени  первого цикла устанавливаютс  в единичное состо ние. При этом уровень логической единицы с четвертого выхода блока 8 управлени  поступает па второй вход блока 5 коммутации, кото- рьш подключает выход блока 3 дискретизации и хранени  через уп равл емьй аттенюатор 12 к второму входу блока

4масштабного усилени  и через блок

5коммутации к первому входу АЦП 6 (фиг.1). Уровень логической единицы с выхода триггера 56 завершени  первого цикла (фиг.4) поступает на вход формировател  57 импульсов начальной установки, на выходе которого устанавливаетс  уровень логической единицы. На другом выходе формировател  57 импульсов начальной установки устанавливаетс  уровень логического нул , так как с третьего выхода АДП 6 иа третий вход блока управлени  поступает уровень логического нул . Уровень логического нул  (фиг.10 г) с выхода формировател  57 поступает, с дес того в выхода блока 8 управлени  на третий вход АЦП 6, подготавлива  таким образом регистр 48 последовательных приближений (фиг.З) к работе. Отрицательный импульс с выхода первого формировател  52 импульсов поступает на вход 45 кого нул  с четвертого выхода блока

генератора 53 тактовых импульсов (фиг.4). При этом RS-триггер генератора 53 устанавливаетс  в единичное состо ние, в результате чего генератор 53 тактовых импульсов начинает вырабатывать пр моугольные импульсы в виде меандра, которые поступают на второй формирователь 54 импульсов. В последнем по отрицательным фронтам меандра формируютс  короткие положительные и отрицательные импульсы длительностью . 1 50 НС и периодом в 1 мкс (фиг.Юв). отрицательный импульс  вл етс  ммпульсом конца выбор50

55

о управлени  поступает на второй вход блока коммутации, который подключает первый вход АДП 6 к выходу блока 4 масштабного усилени .Положительный импульс с другого выхода формировател  62 импульсов конца пер вого цикла (фиг.4) поступает на формирователь 64 импульса обнулени  пам ти и на вход формировател  57 импульсов начальной установки, на выходе которого возникаетс  уровень логического нул , а следовательно, и на третьем входе АДП ,6 (входе установки ) , Одновременно отрицательный

0

5

0

5

5

0

ки (ИКВ), который с шестого выхода блока 8 управлени  поступает на третий вход блока 3 дискретизации и хранени . При этом RS-триггер 31 (фиг.2) возвращаетс  в нулевое состо ние, потенциал на коллекторе транзистора 35, формировател  32 импульса управлени  снижаетс  до -9В, ключ 33 закрываетс . Напр жение сигнала, остав- на конденсаторе 36, хранитс  в течение всего времени преобразовани  отсчета.

Напр жение отсчета сигнала с выхода блока 3 дискретизации и хранени  (фиг.1) поступает через управл емый аттенюатор 12 на второй вход блока 4 масштабного усилени  и на третий вход блока 5 коммутации, с выхода которого отсчет поступает на первый вход АДП 6, где складываетс  на узле 46 смешени  уровн  (фиг.З) с половиной опорного напр жени . С п того выхода блока 8 управлени  на второй вход AJjn 6 начинают поступать тактовые импульсы (фиг.10 в). В АДП 6 возникает процесс поразр дного уравно-- вешивани  величины отсчета ЗС. С приходом п то.гр тактового импульса информаци  о четырех старших разр дах отсчета, необходимых дл  работы блока 9s становитс  известной, поэтому с четвертого выхода АЩ1 6 на четвертый вход блока 8 управлени  поступает отрицательный фронт импульса установки п того разр да кода. По этому фронту в формирователе 62 импульсов конца первого цикла (фиг.4) вьфабаты- . в аютс  два импульса длительностью . 150 НС. Отрицательный импульс поступает на формирователь 55 импульсов управлени  блоком 5 коммутации, RS- триггер последнего устанавливаетс  в нулевое состо ние, и уровень логичес0

5

о управлени  поступает на второй вход блока коммутации, который подключает первый вход АДП 6 к выходу блока 4 масштабного усилени .Поло, жительный импульс с другого выхода формировател  62 импульсов конца первого цикла (фиг.4) поступает на формирователь 64 импульса обнулени  пам ти и на вход формировател  57 импульсов начальной установки, на выходе которого возникаетс  уровень логического нул , а следовательно, и на третьем входе АДП ,6 (входе установки ) , Одновременно отрицательный

фронт с выхода элемента формировател  57 импульсов начальной установки поступает на вход формировател  58 импульсов синхронизации, который генерирует два импульса длительностью л/150 НС. Положительный импульс с седьмого выхода блока 8 управлени  (фиг-. 1) поступает на третий вход блока 9 . формировани  кода ИШ, а отрицательный импульс поступает на вход линии 59 задержки.

Далее начинаетс  определение ИШ в блоке 9 формировани  кода ИШ (фиг.5), Второй, третий и четвертый разр ды кода с первых выходов АЦП 6 поступают на вторые входы блока 9 формировани  кода ИШ (фиг.1), на шестой вход которого с второго выхода АЦП 6 поступает инверсный первый разр д . В соответствии с табл.1 истинности , дешифратор 65 кода МШ блока 9 формировани  кода ИШ вырабатывает двухразр дньй код, который поступает на входы цифрового компаратора 66 и коммутатор 78. В начальный момент времени могут сложитьс  две ситуации :

1) код ML1 с выхода дешифратора 65 кода МШ равен коду ИШ, записанному в регистре 76 кода ИШ

2) код МШ больше кода ИШ при усло- вии, что текущий отсчет не  вл етс  отсчетом, в котором произошло измерение его пол рности.

Тогда в первом случае цифровой компаратор 66 вьщает с J выхода сумматора 67 уровень логического нул  на коммутатор 78, запреща  прохождение

кода МШ на вход регистра 76 кода ИШ., 40 Рый записываетс  по импульсу с входа На выходе элемента 70 по вл етс  уро- блока 9 формировани  кода ИШ, при

этом блокируетс  дальнейшее поступление синхронизации на триг гер 72. Кроме этого, уровень логического нул 

вьтходе которого также устанавливаетс  уровень логического нул , предотвраща  возможность уменьшени  кода ИШ

вень логической единицы. В этот момент с восьмого выхода блока 8 управ- ,Ленин (фиг.1) на четвертьй вход блока 9 формировани  кода :ИШ (фиг.5) подает-дб с выхода триггера 72 поступает на с  положительньй синхроимпульс дли- элемент блЬка 77 уменьшени  кода, на тельностью 150 не (см.фиг.10 ж), по которому Д-триггер 72 блока 71 пам ти признака записывает -информацию с выхода элемента 70. На выходе Д-тригге- 50 Д° момента пол рности сигнала, ра 72 по вл етс  уровень логического Таким образом, в блок 71 пам ти при- нул , который запирает элемент 73, энака записана информаци  о том, что запреща  дальнейшее прохождение син- код МШ был хот  бы раз больше кода хроимпульсов на С-вход Д-триггера 72. ИШ, а в регистр 76 кода ИШ в этом Таким образом, в блоке 71 пам ти при- 55 Учае записываетс  код МШ. знака записана информаци  о том, что После записи кода в регистр 76 ко- код МШ был равен коду ИШ.-да ИШ блока 9 он поступает на управТак как в рассматриваемом отсчете л ющие блока 4 ма1сштабного уси- не произошло изменение пол рности ко- лени  (фиг.1), в котором устанавли

дируемого сигнала, на выходе первого элемента формирова ел  74 иьшульса смены знака будет уровень логической единицы, который открывает элементы коммутатора 78, а на выходе второго элемента формировател  74 импульса смены знака - уровень логического нул , который запрещает прохождение кода с выхода блока 77 уменьшени  кода через коммутатор 78 на вход регистра 76 кода 1Ш.

Поэтому через 100 не, с приходом второго синхроимпульса (фиг.ТО з)

g с дев того выхода блока 8 управлени  на п тьй вход блока 9 формировани  кода ИШ с выходов регистра 76 кода ИШ через открытые элементы коммутатора 78 (см.фиг.5) поступает на D-входы регистра 76 кода ИШ и записываетс  в него. Во втором случае, когда код ЩI с выхода дешифратора 65 кода МШ больше кода ИШ, записанного первоначально в регистр 76 кода ИШ, цифро5 вой компаратор 66 на Р -выходе сумматора 67 вьщает уровень логической единицы, разреша  прохождение кода МШ через коммутатор 78 на вход регистра 76 кода ИШ. В то же врем  уровень логического нул  с выхода элемента 69 цифрового компаратора 66 запрещает прохождение через коммутатор 78 на вход регистра 76 кода ИШ как кода, записанного в нем ранее, так и кода ИШ с выходов блока 77 уменьшени  кода. Уровень логической единицы с выхода элемента 70 цифрового компаратора 66 поступает на D-вход триггера 72 блока 71 пам ти признака, в кото0

0

5

ме этого, уровень логического нул 

с выхода триггера 72 поступает на элемент блЬка 77 уменьшени  кода, н Д° момента пол рности сигнала Таким образом, в блок 71 пам ти при энака записана информаци  о том, чт код МШ был хот  бы раз больше кода ИШ, а в регистр 76 кода ИШ в этом Учае записываетс  код МШ. После записи кода в регистр 76 к да ИШ блока 9 он поступает на управ

вьтходе которого также устанавливаетс  уровень логического нул , предотвраща  возможность уменьшени  кода ИШ

с выхода триггера 72 поступает на элемент блЬка 77 уменьшени  кода, на Д° момента пол рности сигнала, Таким образом, в блок 71 пам ти при- энака записана информаци  о том, что код МШ был хот  бы раз больше кода ИШ, а в регистр 76 кода ИШ в этом Учае записываетс  код МШ. После записи кода в регистр 76 ко- да ИШ блока 9 он поступает на управ

31

ваетс  один из возможных коэффициентов усилени  напр жени  отсчета. Далее напр жение отсчета через блок 5 коммутации поступает на вход АЦП 6. С приходом шестого тактового импульс с п того выхода блока 8 управлени  на второй вход А1Щ 6 (фиг.З) производитс  вторична  установка регистра 48 последовательных приближенирЧ и за тем последовательное уравновешивание напр жени  отсчета, как описано выше Разница заключаетс  только в том, чт теперь во втором цикле преобразовани определ ютс  все 12 разр дов кода (используютс  тактовые импульсы с 7по 19-й). По окончании процесса поразр дного уравновешивани  с третьего выхода АЦП 6 на третий -зход блока

8управлени  вьщаетс  отрицательный перепад напр жени , по которому в . формирователе 63 импульсов конца преобразовани  вырабатываетс  два коротких импульса длительностью 150 не. Положительный импульс с третьего выхода блока 8 управлени  поступает на третий вход формировател  7 кода (фиг.10 е), по которому производитс  запись 12-разр дной мантиссы с первы выходов АЦП 6 и 2-разр дного кода пор дка с первых выходов блока 9 формировани  кода И11 в регистр 50 (фиг.З) Отрицательный импульс с другого выхода формировател  63 импульсов преобразовани  блока 8 управлени  (фиг.4) поступает на генератор 53 тактовых импульсов, RS-триггер возвр щаетс  в нулевое состо ние, срыва  работу тактового .генератора . Устройство ждет прихода следующего запускающего импульса задающего генератора 5 1 .

Рассмотрим работу устройства в случае уменьшени  уровн  сигнала. При уменьшении уровн  сигнала смена кода шкалы происходит только в течение первого отсчета противоположной пол рности.. Предположим, что уровень сигнала уменьшаетс  и за врем  между двум  последовательными сменами пол рности отсчетов подтверждени  кода ИШ не произошло ни разу. Это означает , что цифровой компаратор 66 блока

9формировани  кода ИШ (фиг.5) за весь определенный выше интервал времени ни разу не вьщал на Д-вход Д- триггера блока 71 пам ти признака сигнала логической единицы. Блок 71 пам ти признака обнулен отрицательны

15

0

5

6233

Q

14

импульсом, пришедшим на его (Д-триг- гера R-вход) первый вход блока 9 формировани  кода ИИ) с первого выхода блока 8 управлени . Импульс обнулени  вырабатываетс  в формирователе 64 импульса обнулени  (фи1 .4) во втором цикле преобразовани  каждого первого отсчета противоположной пол рности. Это происходит следующим образом. В первом цикле после установки п того разр да регистра 48 последовательных приближений в АЦП 6 отрицательный фронт с четвертого вь1хода АЦП 6 поступает на четвертый вход блока управлени  8 (см.фиг.1), по которому формирователь 62 импульсов конца первого вырабатывает два импульса. Отрицательный импульс поступает на формирователь 55 импульса управлени  блоком 5 коммутации, что обеспечивает подключение выхода блока 4 масш-. табного усилени  к первому входу АЦП 6. Поломсительный импульс с выхода формировател  62 импульса конца первого цикла (фиг.4) поступает на один из входов формировател  64 импульсов обнулени . В течение времени между и шестым тактовыми импульсами с выхода формировател  58 импульсов синхронизации на триггер 56 завершени  первого цикла поступает импульс, возвраща  его в нулевое состо ние, что обеспечивает, с одной стороны, возможность работы формировател  57, а с другой, выдает уровень логической едини ды на второй вход формировател  64 импульсов обнулени  пам ти, третий вход которого,   зл юш;ийс  вторым входом блока 8 управлени , подключен к второму входу блока 9 формировани  кода ИШ к формирователю 74 импульсов смены знака (фиг.5). Последний работает следующим образ(зм.

Первый инверсный разр д кода с второго выхода АЦП 6 поступает на шестой вход блока 9 формировани  кода ИШ. Здесь он по синхр оимпульсу, приход щему с седьмого выхода блока 8 управлени  на третий вход блока 9 формировани  кода ИШ, записываетс  в Д-триггер 75 (формировател  74 импульса смены знака), выходы которого подключены к входам мультивибраторов формировател  74. Последние вьграбаты- вают импульсы,- которые затем замешиваютс  на его элементах. Положительные импульсы с выхода формировател  74 поступают на вторые входы блока

0

0

5

0

8 управлени . Ясно, что если на всех трех входах формировател  64 импульса обнулени  пам ти окажутс  уровни логической единицы, то на его выходе возникнет отрицательный импульс, ,ко- Topbtfi и обнулит Д-триггер 72 блока 71 пам ти признака (фиг.10 к). На выходе блока 71 пам ти признака (фиг.5) будет уровень логической единицы, он будет также и на выходе элемента блока 77 уменьшени  кода, так как на выходе элемента 68 цифрового компаратора 66 также уровень логической единицы . Поэтому на выходах блока 77 уменьшени  кодов будет значение кода ИШ, уменьшенное на единицу. Этот код через коммутатор 78 поступит на вход регистра 76 кода ИШ, -куда будет записан по синхроимпульсу с дев того выхода блока 8 управлени .

Рассмотрим работу остальных блоков на передающей стороне кодека ЗС с инерционным компандированием. Если уровень сигнала на выходе источника 1 сигнала по какой-либо причине не превысил значение -18 дБ относительно приведенного к входу максимального уровн  квантовани  АЦП 6, то ЗС начинает клиппироватьс , вследствие чего возникают шумы перегрузки. Факт клип- пировани  сигнала определ етс  по двум признакам. Во-первых, 12-разр дна  мантисса ИКМ-слова на выходе формировател  7 кода должна содержать либо все единицы дл  положительной полуволны сигнала, либо все нули - дл  отрицательной. Во-вторых, клиппи- рование ЗС может происходить только на самой грубой шкале квантовани , обозначенной в данном кодеке кодом 11.

С выхода формировател  7 кода код мантиссы поступает на вход первого блока 10 проверки разр дов на равнозначность . В случае клиппировани  ЗС код мантиссы состоит из всех единиц или нулей и тогда в соответствии с табл.2 истинности работы первого блока 10 проверки разр дов на равнозначность по вл етс  уровень логической единицы, который поступает на первый вход первого блока 11 формировани  СП. В то же самое врем  на входы первого блока 13 анализа кода шкалы с первого выхода блока 9 формировани  кода ИШ поступает код шкалы в виде 11. Тогда на его выходе по вл етс  уровень логической единицы, который

5

Q g

0

поступает на первый вход первого блока 14 формировани  СКП и на третий вход первого блока 11 формировани  СП. В начальный момент, как отмечалось вьшзе, реверсивный счетчик 37 в управл емом аттенюаторе 12 бьш установлен в нулевое состо ние, поэтому на первом выходе управл емого аттенюатора 12 уровень логического нул , который поступает на второй вход первого блока 14 формировани  СКП, заг преща  прохождение импульсов с выхода первого блока 14 формировани  СКП на третий вход управл емого аттенюатора 12. С второго же выхода управл емого аттенюатора 12 на четвертый вход первого блока 11 формировани  СП подаетс  уровень логической единицы.

0 Поэтому с приходом очередного строби- рующего импульса дискретизации с первого выхода блока 3 дискретизации и хранени  (где он формируетс  триггером-формирователем 31, см.фиг.2)

5 на второй вход первого блока 11 формировани  СП на его выходе по вл етс  положительный импульс, который поступает на первый вход управл емого аттенюатора 12, т.е. на суммирующий вход реверсивного счетчика (см.фиг.2), который увеличивает значение кода на своем выходе на единицу. Код с выхода реверсивного счетчика 37 поступает на управл ющие входы аналогового мультиплексора 40 через формирователь 39 уровней сигнала управлени , вследствие чего отсчеты ЗС начинают поступать на второй вход блока 4 масштабного усилени  и третий вход блока 5 коммутации с затуханием в 6 дБ. Клип- пирование сигнала прекращаетс . Если уровень сигнала на выходе источников сигнала 1 продолжает расти, то устройство отрабатывает увеличение сигнала аналогично. При этом каждое двойное увеличение уровн  сигнала сопровождаетс  увеличением кода в реверсивном счетчике 37 управл емого аттенюатора 12 на единицу, что соответствует увеличению сигнала на 6 дБ. Передавать дополнительную информацию о состо нии реверсивного счетчика 37 в управл емом аттенюаторе 12 (а следовательно , и величину внесенного затухани  управл емым аттенюатором 12) нет необходимости, так как на приемной стороне (в декодере) установлены аналогичныеоблоки - второй блок 18 проверки разр дов на равнозначность,

5

0

5

1зторой блок 19 формировани  СП, второй блок 21 анализа кода шкалы и второй блок 22 формировани  СКП, на соответствующих входах которых присут- ствуют в момент возникновени  перегрузки точно такие же сигнаг(ы.

В исходное состо ние система защиты устройства от перегрузки возвращаетс  следующим образом.

При уменьшении уровн  входного сигнала код шкалы на выходе блока 9 формировани  кода инерционной шкалы об зательно уменьшаетс  на единицу, т.е. измен етс  с 11 на 10, по- этому на выходе первого блока 13 анализа кода шкалы устанавливаетс  уровень логического нул , который поступает на третий вход первого блока 11 формировани  СП и блокирует его и на первый вход первого блока 14 формировани  СКП. В последнем по отрицательному фронту ждущий мультивибратор вырабатывает положительный импульс длительностью 1 мкс, которьм поступает на третий вход управл емого аттенюатора 12 (вычитающий вход реверсивного счетчика 37). Содержимо реверсивного счетчика (код) уменьшаетс  на единицу и поступает на управ л ющие входы аналогового мультиплексора 40, который уменьшает затухание отсчета ЗС, подключаемого к входу блока 4 масштабного усилени  и блоку 5 коммутации, на 6 дБ.

В процессе работы устройства на выходах реверсивного счетчика 37 управл емого аттенюатора 12 могут возникнуть следующие кодовые комбинации 00, 01, 10, 11. Комбинации 00 и 11  вл ютс  граничными. Однако импульсы сигнала перегрузки на выходе первого блока 10 проверки разр дов на равнозначность и на выходе первого блока 13 анализа кода шкалы могут возникнуть и после установки последней разрешенной кодовой комбинации 11. При этом реверсивный счетчик 37 с комбинации 11 сразу переходит на комбинацию 00. Чтобы этого не происходило, в управл емом аттенюаторе 12 установлен узел 38 ограничени  счета импульсов, который в этом случае блокирует прохождение счетных импульсов через первьй блок 11 формировани  СП по его четвертому входу (суммируюшзий вход реверсивного счетчика 37). Аналогично блокируетс  прохождение импульсов с выхода перво

5 0 5 О

0 5 0 g

5

го блока 14 формировани  СКП на вычитающий вход реверсивного счетчика 37 при по влении на его выходе кодовой комбинации 00. В то же врем  увеличение уровн  сигнала, св занное с переходом из комбинации 00 в 11, и снижение сигнала, св занное с переходом из комбинации 11 в 00, может происходить сколь угодно часто.

На этом обработка сигнала на передающей стороне устройства дл  кодировани  ЗС с инерционнь м компандирова- нием заканчиваетс . Рассмотрим работу приемной стороны./

Как отмечалось вьпие, в момент подачи питающих напр жений конденсатор (см.фиг.7) в блоке 26 начальной установки не может мгновенно зар дитьс  до напр жени  единицы, что обеспечивает установку реверсивного счетчика 83 управл емого второго экспандера 20 в нулевое состо ние. При поступлении на вход внешней синхронизации входного регистра 15 кода импульсного сигнала с частотой 48 кГц по его положительному фронту мультивибратор вырабатывает положительные импульсы длительностью 1 мкс, которые поступают на второй вход второго блока 19 формировани  СП и на вход блока 23 за- задержки и формировани  импульса стробировани . Кроме того, импульсы с выхода мультивибратора регистра 15 кода поступают на синхровходы собственно регистра, в которьм по ним записываетс  14-разр дньй код величины отсчетов ЗС, поступающий с первых входов входного регистра 15 кода, которые  вл ютс  информационными входами декодера; С выхода регистра 15 кода 12-разр дный код мантиссы поступает на ПДП 16, где преобразуетс  в пропорциональное величине кода напр жение отсчета, а два разр да пор дка поступают на управл ющие входы первого экспандера 17. Код пор дка через формирователь 82 сигнала управлени  по уровню поступает на аналоговый м льтиплексор 81, который в зависимости от величины кода устанавливает коэффициент передачи, необходимый дл  восстановлени  исходного напр жени  отсчета. Аналоговьш дискретный сигнал с выхода первого экспандера 17 далее через управл емый второй экспандер 20, коэффициент передачи которого в исходном состо нии минимальный , поступает на второй вход

19

блока 24 стробировани , на первый вход которого с выхода блока 23 задержки поступают положительные импульсы . Мультивибратор блока 23 задержки вырабатывает положительный импульс длительностью 10 мкс (относительно заднего фронта иМпульса дискретизации ) , а мультивибратор 89 блока 23 стробированием относительно, его заднего фронта вырабатывает два противофазных импульса стробировани  длительностью 2-3 мкс, которые и управл ют работой ключа блока 24 стробировани . Таким образом, блок 24 стробировани  формирует тот же по величине отсчет сигнала, но по той части отсчета, котора  свободна от импульсных помех и наводок, св зан13

ных с работой ЦАП 16, первого экспан- 20 го блока 21 анализа кода шкалы по - дера 17 и управл емого второго экспандера 20. Очищенный сигнал с выхода блока 24 стробировани  поступает на второй усилитель 25, где фильтруетс  от продуктов дискретизации фильтром 90 и нормируетс  по амплитуде .

Как отмечалось вьше, дл  правильной работы декодера в момент возникновени  перегрузки кодера на приемную зо сторону не нужно передавать дополнительной информации, так-как здесь , установлены блоки, аналогичные блокам 10,11,13 и 14, - блоки 18,19,21 и 22. Действительно, если на входы второго блока 18 проверки разр дов на равнозначность поступит комбинаци  из 12- ти нулей или из 12-ти единиц, а на входы второго блока 21 анализа кода шкалы код 11 (а они будут присутствовать в момент начала перегрузки, так как передаютс  на приёмную сторону ) , то на выходе указанных блоков будут уровни логических единиц. Эти сигналы поступают на первый вход и на третий вход второго блока 19 формировани  СП, на второй вход которого поступает положительный импульс дискретизации с третьего выхода входвитс  уровень логического нул , который блокирует по третьему входу второй блок 19 формировани  СП, и одновременно по отрицательному фрон25 ту на первом входе второй блок 22

формировани  СКП вырабатывает на сво ем выходе положительный импульс, который поступает на третий вход управ л емого второго экспандера 20 (на вычитающий вход реверсивного счетчик 83). Код в реверсивном счетчике уменьшитс  на единицу и поступит на управл ющие входы аналогового мультиплексора , переключа  его сигналь2g вые входы таким образом, что аналого вый сигнал на третьем входе управл емого второго экспандера уменьшитс  на 6 дБ.

Назначение и работа узла 84 ограничени  счета импульсов аналогично устройству 38 ограничени  счета им- пульсов в управл емом аттенюаторе 12

40

45

Claims (1)

1. Формула изобретени 

   Устройство дл  кодировани  звуковых сигналов с инерционным компанди- р-ованием, содержащее на передающей стороне последовательно соединенные

   кого регистра 15 кода, а на четвертом 50 источник сигнала, первый усилитель входе в начальный момент установлен и блок дискретизации и хранени , уровень логической единицы. На выходе второго блока 19 формировани  СП возникает положительный импульс, который поступает на первьй вход управ- gg штабного усилени , блок коммутации, л емого аттенюатора - на суммирующий аналого-цифровой преобразователь, вход реверсивного счетчика 83, увеличива  код на выходе последнего на единицу. При этом код с выхода реверк второму входу которого подключен первый выход блока управлени , последовательно соединенные блок маси формирователь кода, второй выход блока управлени  подключен к первом входу блока формировани  кода ине р

   35623320

   сивного счетчика 83 поступает на управл ющие входы аналогового мультиплексора 86, переключа  его сигнальные входы таким образом, что аналоговый сигнал на третьем выходе управл ющего второго экспандера 20 увеличиваетс  вдвое (на 6 дБ). Если уровень сигнала на выходе источника 1

   10 сигнала (см.фиг.1) продолжает расти, то устройство отрабатывает его аналогично .

   В исходное состо ние система защиты кодека от перегрузки на приемной

   15 стороне возвращаетс  аналогично тому, как было описано дл  передающей стороны . Действительно, при уменьшении кода пор дка на втором выходе входного регистра 15 кода на выходе второго блока 21 анализа кода шкалы по -

   витс  уровень логического нул , который блокирует по третьему входу второй блок 19 формировани  СП, и одновременно по отрицательному фронту на первом входе второй блок 22

   формировани  СКП вырабатывает на своем выходе положительный импульс, который поступает на третий вход управл емого второго экспандера 20 (на вычитающий вход реверсивного счетчика 83). Код в реверсивном счетчике уменьшитс  на единицу и поступит на управл ющие входы аналогового мультиплексора , переключа  его сигнальвые входы таким образом, что аналого-, вый сигнал на третьем входе управл емого второго экспандера уменьшитс  на 6 дБ.

   Назначение и работа узла 84 ограничени  счета импульсов аналогично устройству 38 ограничени  счета им- пульсов в управл емом аттенюаторе 12.

   Формула изобретени 

   Устройство дл  кодировани  звуко вых сигналов с инерционным компанди- р-ованием, содержащее на передающей стороне последовательно соединенные

   источник сигнала, первый усилитель и блок дискретизации и хранени , штабного усилени , блок коммутации, аналого-цифровой преобразователь,

   к второму входу которого подключен первый выход блока управлени , последовательно соединенные блок масисточник сигнала, первый усилитель и блок дискретизации и хранени , штабного усилени , блок коммутации, аналого-цифровой преобразователь,

   и формирователь кода, второй выход блока управлени  подключен к первому входу блока формировани  кода ине р21

   вторым входам котоционнои шкалы, к рого подключены первые выходы аналого-цифрового преобразовател , первы вр)1ходы блока формировани  кода инерционной шкалы - к первым входам блока масштабного усилени  и к вторым входам формировател  кода, к третье fy входу которого подключены третий выход блока управлени , четвертый и п тый выходы которого подключены соответственно к вторым входам блок коммутации и аналого-цифрового пре- Ьбразовател , при этом первый вход блока управлени   вл етс  входом внешней синхронизации передающей чати устройства дл  кодировани  звуковых сигналов с инерционным компанди рованием, а выходы формировател  кода  вл ютс  информационным - выходам передающей части устройства дл  кодировани  звуковых сигналов с инерционным компандированием, на приемной стороне - последовательно соединенные входной регистр кода, первые входы которого  вл ютс  информационными входами, а второй вход - входом внешней синхронизации приемной части устройства дл  кодировани звуковых сигналов с инерционным ком пандированием, цифроаналоговый преобразователь и первый экспандер, к управл ющим входам которого подключены вторые выходы входного регистр кода, а также второй усилитель, выход которого  вл етс  аналоговым выходом устройства дл  кодировани  звуковых сигналов с инерционным ком пандированием, отличающее с   тем, что, с це льЕо повышени  качества передачи путем уменьшени  нелинейных искажений, св занных с ограничением сигнала, на передающей стороне введены последовательно соединенные первый блок проверки разр  цов на равнозначность, к входам которого подключены выходы формировател  кода, первьш блок фopмIipoвaни  сигнала перегрузки, к второму входу которого подключены первьш выход блка дискретизаи;ии и хранени , и уп- paвл e Iый аттенюатор, к второму входу которого подключен второй выход блока дискретизации и хранени , к третьему входу которого подключен шестой выход блока управлени , к второму входу и седьмому, восьмому и дев тому выходам которого подключны соответственно второй выход, тре

   0

   0

   5

   22

   тий, четвертый и п тый входы блока формировани  кода инергщонной шкалы, к шестому входу которого подключен второй выход аналого-цифрового преобразовател , к третьему входу которого подключен дес тый выход блока управлени , к третьему и четвертому входам которого подключены третий и четвертый выходы арталого-цифрового преобразовател  5 и последовательно соединенные первый блок анализа кода шкалы, к входам которого подключены первые входы блока масштабного уси- 5 Ленин, и первый блок формировани 

   сигнала конца перегрузки, первый вход которого подключен к третьему входу первого блока формировани  сигнала перегрузки, а второй вход и выход подключен к пepвo ry выходу и третьему входу управл емого аттенюатора, второй выход которого подключен к четвертому входу первого блока формировани  сигнала пе)егрузки,, при этом третий выход управл емого атте- Ешатора подключен соответственно к второму входу блока масштабного усилени  и третьему входу блока коммутации , а к четвертому входу - третий вьгход блока формировани  кода инерционной игкалы, на приемной стороне последовательно соединенные второй блок проверки разр дов на равнозначность , к входам которого подключены первые выходы входного регистра кода, второй блок формировани  сигнала перегрузки , к второму входу которого подключен третий вькод входного регистра кода и управл емый второй экспандер, к второму входу которого подключен вьгход первого экспандера, последовательно соединенные второй блок анализа кода шкалы, к управл ющим входам которого подключены вторые выходы входного регистра кода, и второй блок формировани  сигнала конца перегрузки, к первому входу которого подключен третий вход второго блока формировани  сигнала перегрузки , к четвертому входу которого подключен первый выход управл емого второго экспандера, второй вы- ход и третий вход которого подключены соответственно к BTopoNry входу и выходу второго блока формировани  сигнала конца перегрузки, а также блок начальной установки, выход ко- торого подключен к четдертоьгу входу управл емого второго экспандера.

   0

   6

   Ь

   О

   5

   23135623324

   и последовательно соединенные блок входу которого подключен третий вы- задержки, к входу которого подключен ход управл емого второго экспандера, третий выход входного регистра кода, а к выходу - вход второго уси- и блок стробировани , к второму лител .

   От источника сигнала Г

   Фи. г

   хц.

   жФ

   /

   f9

   „..J

   Г

   С1 шHZ с зщс таг

   t

   50

   1 2 3

   ТТ 3 f

   ЮЕЮ

   1 Z

   физ. 3

   фиб. ff

   (риг, 5

   К Sbixodafi дзормироботел  кода

   Код шкалы KSdixDdydflDHaS

   фие.6

   Вход Йнешней синхронизации

   фуг. 7

   К третеми Пыходу блока tS и txoffu ешо S

   Аналогобыи Sыход ист- ройстйо

   00 01

   фие.8

   Монета иш Ю

   и

   О niS 1/8

   . ДиапазонЗО

   Ц2

   и

   Редактор М. Цнткнна

   иг. Ю

   Составитель Л. Тимошина

   Техред Л.Сердюкова Корректор у. Муска

   Заказ .5813/55Тираж 636

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   IIp()Извoдcтne нo-пoJПIгpaфичecкoe предпри тие, г. Ужгород, ул. Проектна , А

   Подписное