рами сдвига, выход старшего разр да ко- мости от их, соотношени , выдает цифроторого соединен с 3-входом второго триг- вой сигнал Много или Мало, на пергера , при этом четвертый вход регистра хранени соединен с выходом первого триг гера и вторым входом блока управлени , п тый вход - с R -входом второго триггера и п тым выходом блока управлени , шестой вход - с шестым выходом блока управлени и вторым входом регистра сдвига, ттеверсный выход старшего разр да которого соединен с К-входом второго триггера, выход которого соединен с 1 и R -входами первого триггера. На фиг. 1 представлена структурна схема -аналого-цифрового стробоскопического преобразовател ; на фиг. 2 - времен ные диаграммы, по сн юш.ие работу аналого-цифрового стробоскопического пре образовател (А11СП). лисп содержит ДМЗ 1, строб-генератор 2, регистр 3 хранени , ПАП 4, регистр 5 ; сдвига, блок 6 управлени , триггеры 7 и 8, декадный реверсивный счетчик 9, истрчншс 10 входного сигнала. Преобразователь имеет два режима работы: ре ки|С5 уравновешивани , включающий И тактов, и режим обработки. В режиме уравновешивани производитс преобразование входного сигнала в цифровой код по программе поразр дного уравновешивани , а в режиме обработки - коррекшш .аддитивной погрешности и преобразование двоичного кода в двоично-дес тичны В начале цикла преобразовани блок 6 управлени формирует на первом выходе импульс Сброс (фиг. 2q ) и на шестом выходе импульс Установка (фиг. 2). Импульс Сброс поступает на вход сброс реверсивного декадного счетчика 9, кото- рый устанавливаетс в нулевое состо ние, а импульс Установка - на шестой вход . регистра 3 хранени и второй вход регистра 5 сдвига, при этом во всех разр дах регистра 3 хранени и 5 сдвига, кроме первого, записываютс нул0, а в первом разр де записьшаетс единица Кроме того, на четвертый вход регистра 3 хранени с выхода триггера 8 режима поступает уровень логического нул (фиг. 2 б). На выходе ШШ 4, управл емого цифровым кодом с регистра 3 хранени , по вл етс компенсирующее напр жение UK , соответствующее старшему разр ду ПАП, и начинаетс первый такт уравновешива ни Посигналу строб-генератора 2 (ф г.2г )i ДМЗ 1 сравнивает мгновенное значение входного сигнала с компенсирующим сигналом обратной св зи UK и, в зависивый вход регистра 3 хранени . Если сигнал обратнойсв зи превьппает мгновенное значение входного сигнала, то на выходе ДМЗ 1 П05титс сигнал Много, которому соответствует уровень логической единицы. Этот сигнал установит старший разр д регистра 3 хранени в нулевое состо ние и, тем самым , выключит старший разр д ПАП. Если сигнал обратной св зи UK окажетс меньше входного, то в старшем разр де регистра 3 хранени останетс 1, при этом одновременно блок 6 управлени выдает тактовый импульс (фиг. 2 г), по которому в следующий разр д регистра 3 хранени записываетс , который перепишетс в следующий разр д регистра 5 сдвига, и начнетс второй такт уравновешивани , на котором включаетс следующий разр д ЦАП и повтор етс операци сравнени . . Тактовые импульсы, управл ющие работой преобразовател в режиме уравновешиванй , вырабатывает блок 6 управлени , согласно сигналам синхронизации от источника входного сигнала 10.У Процесс уравновешивани протекает по программ.е поразр дного уравновешивани и заканчиваетс , независимо от велнчины входного сигнала, через Ц тактов, где ,vi - число разр дов преобразовател . На vi+ 1 такте включаетс вспомогатель ный триггер 7, в который yi-ным такте- . вым импульсом переписываетс единица из последнего рюзр да регистра. 5 сдвига. в регистре 3 хранени к этому моменту уже сформирован код, соответствующий мгновенному значению входного сигнала, Уровень логического нул , по вившийс на инвертирующем выходе .триггера 7, на И+ 1 такте преобразовани переключает триггер 8 в положение, соответствующее режиму обработки информации. В этом режиме на вход блокировки регистра 3 хранени поступает уровень логической 1 (фиг. 26-). В режиме обработки блок 6 управлени прекращает формировать тактовые импульсы , св занные по времени с повтор ющимс входным сигналом, и включает источник счетных импульсов высокой частоты, вход щий в состав блока. Счетные импульсы поступают из блока 6 управлени на п тый вход регистра 3 и на установочный R -вход триггера 7. Первый импульс выключает триггер 7 и, тем самым, снимает уровень логическе,го . О с установочного входа триггера 8 ре жима. Вычитание импульсов из кода, находившегос в регистре 3 хранени к началу режима обработки, продолжаетс до тех пор, пока во всех разр дах регистра 3 хранени не по в тс нули, а в старшем разр де регистра 3 хранени - единица, при этом с инвертирующего вьщода старшего разр да поступает сигнал на синхро низирующий вход триггера 8 и устанавливает его в положение, соответствующее режиму уравновешивани . Таким образом, число счетных импулг , сов, поступившее в регистр хранени , на единицу превышает число, записанное в этом регистре в результате уравновешивани , что эквивалентно псхйто нному аддитивному сдвигу результата преобразова ни . Точно такое же число счетных импу сов поступает с блока управлени на декадный реверсивный счетчик 9, причем число импульсов, соответствующее мгновенному значеник) входного сигнала в момент Ьл поступает с третьего выхода блока 6 управлени на вход Сложение (фиг, 2.е )f реверсивного декадного счетчика 9, а число импульсов, соответствую щее точке сигнала, прин той за нулевой уровень, при t с второго выхода блока 6 управлени - на Й1сод Вычитание ( фиг. 2ж) счетчика 9. Блок управлени формирует импульс установки каждый раз при включении режима уравновешивани (фиг. 2бГ), а импульс Сброс - только в начале цикла преобразовани (фиг. 2 а). После завершени цикла преобразовани в декадном реверсивном счетчике 9 находитс двоично-дес тичный код, соответствующий истинному мгновенному значению сигнала в момент t -Ьи относи , тельно уровн , прин того за нулевой. Задание точки на входном сигнале, в которой производитс его преобразование в цифровой код С t t ), и точки, в ко торой уровень сигнала принимаетс зану левой (-t tij ), осуществл етс путем изменени задержки тактовых импульсов, формируемых блоком 6 управлени относи тельно сигнала синхроннзашш, поступаю щего на блок управлени от источника внешнего сигнала 10, Формула изобретени Аналого-цифровой стробоскопический : преобразователь, содержащий дискриминатор мгновенных значений, первый вход которого соединен с в.ыходом цифроана-« логового преобразовател , второй вход - с выходом строб-генератора, третий входс первым выходом источника входного напр жени , второй вход жоторого соединен с первым входом блока управлени , первый выход которого соединен с входом сброса декадного реверсивного счетчика, второй выход - с входом вычитани декадного реверсивного счетчика, третий выход - свходом сложени декадного ; реверсивного счетчика, четвертый выходс входом строб-генератора, о т л и чающийс тем, что, с целью повьпиени быстродействий преобразовател , в него введены два триггера, регистр сдвига и регистр хранени , пр мые выходы всех р р дов которого соединены с входами Пйфроаналогового преобразовател , инверсный выход старшего разр да - с синхронизирующим входом первого триггера , первый вход - с выходом дискриминатора мгновенных значений, .второй вход - с первым входом регистра, сдвига, входом строб-генератора и синхронизирующим входом второго триггера, третьи входы с выхрда(1и регистра сдвига, выход стар- шего разр да которого соединен с дом второго триггера, при этом четвертый вход регистра хранени соединен с выходом первого триггера и вторым входом блока управлени , п тый вход - с -входом второго триггера и п тым выводом блока управлени , шестой вход - с шестым выходом блока управлени и вторым входом регистра сдвига, инверсный выход старшего разр да которого соединен с К -входом второго триггера, выход , рого соединен с 3- и J -входами первого триггера, ; Источники информации, прин тые Во внимание при экспертизе 1, Авторское свидетельство СССР № 565391, .кл, Н 03 К 13/17/ 1977 (прототип).