SU805489A1 - След щий аналого-цифровой преобразо-ВАТЕль - Google Patents

Description

54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ,

1

Изобретение относитс  к измерительной технике и может быть использовано в автоматизировайных системах управлени  технологическими процессами и системах автоматизации научных исследований.

Известен след щий аналого-цифровой преобразователь (САЦП), содержащий блок сравнени , генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь и, кроме того, по две линии задержки и по два элемента И на каждый разр д реверсивного счетчика, которые позвол ют форсировать изменени  млёщших разр дов при увеличении сигнала рассогласовани  на входе схемы сравнени и тем самым повышать быстродействие САЦП р. .

Недостатком устройства  вл етс  больша  погрешность преобразовани , особенно в такте, следующем за тактом , в котором произошло перерегулирование , т.е. смена ответов блока сравнени , обусловленна  тем, что после перерегулировани  подбор оптимального шага уравновешивани  осуществл етс  с минимального значени . ПРИ большой скорости изменени  сиг- нала в районе границ диапазона и при

добавлении не только в младший разр д реверсивного счетчика, но и в более старшие, может произойти переполнение , которое в свою очередь,

выводит преобраз.ователь из режима слежени .Допустим, значение входного сигнала соответствует коду 01..1, а код на реверсивном счетчике равен :01,..1101, блок сравнени  выдает

сигнал S(). Учитыва  скорость изменени  сигнала, преобразователь добавл ет к счетчику код 0...01И, в результате на реверсивном счетчике код равен 0...0100, а блок сравнени 

(вместо желаемого сигнала S) выдает сигнал S(Ux Uo) . Поэтому вместо уменьшени  шага квантовани  и изменени  энака добавки происходит его увеличение, в результате чего преобразователь выходит из режима слежени . Аналогичные  влени  происход т и при отрицательном переполнении.

Цель изобретени  - уменьшение погрешности преобразовани  и расширение диапазона возможных изменений входного сигнала.

Поставленна  цель достигаетс  тем, что в след щий аналого-цифровой преобразователь , содержащий генератор

тактовых импульсов, первый логический

елок, блок сравнени ,цифроаналоговый преобразователь, реверсивный счетчик причем первый вход блока сравнени  соединен с входной шиной сигнала, а , второй вход соединен с выходом цифро аналогового преобразовател , цифровые входы которого соединены с выходгили триггеров реверсивного счетчика, выходы первого реверсивного блока соединены со входами установки режима реверсивного счетчика, введены второй и третий логические блоки, два триггера , два элемента И, лини  задержки группа элементов И, распределитель импульсов и дополнительный старший разр д реверсивного счетчика, причем выход блока сравнени  соединен с первым входом второго логического еэлока второй вход которого соединен с единичнЕлм выходом дополнительного старшего разр да реверсивного счетчика, а выход соединен с первым входом первого триггера, со входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со в.торым входом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой Соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых ,соединены с выходами распределител  импульсов, а выходы соединены со счетными входами триггеров соот:Ветствующих разр дов реверсивного . счетчика, первый выход третьего логического блока соединен со входом сдвига вправо распределител  импульсов и с нулевым входом второго триггера , а второй выход соединен с перл вьвли входами первого и второго элементов И, при этом второй вход первого элемента И соединен с нулевым выходом второго триггера, а второй вход второго элемента И соединен с единичнЕД выходом второго триггера, выход первого элемента И соединен с единичным входом второго триггера, а выход второго элемента И соединен со в.ходом сдвига влево распределител  импульсов,

чертеже представлена структурна  схема след щего аналого-цифрового преобразовател .

Устройство содержит блок 1 сравнени , цифроаналоговый преобразователь (ЦАП) 2, первый, второй и третий логические блоки 3-5, дополнительный старший разр д 6 реверсивного счетчика 7, состо щего из триггеров 8, распределител  9 импульсов, генератора .10 тактовых импульсов, линии 11 задержки, группы элементов 12 И перого и второго триггеров 13 и 14,

первого и второго элементов 15 и 16 и шины входного сигнала (не показаны).

Триггер 13 служит дл  запомин.ани  ответа блока сравнени  на предьщущем такте. Сигнал SQ на его выходе равен с 1, если на предыдущем такте блок сравнени  выдает сигнал (U Up). Второй логический блок 4 вместе с дополнительным старшим разр дом 6 реверсивного счетчика предназначен

Q дл  устранени  опасности выхода из режима слежени  при работ.е вблизи гра«иц диапазона. Так при переполнении триггер 13 устанавливаетс  в 1, Обозначим сигнал на выходе этого триггера П. Второй логический бЛок 4 при

5 отсутствии переполнени , т.е. при сигнале П, передает непосредственно на выходответ блока 1 сравнени , а при сигнале П на выходе логической схемы по вл етс  проинвертированный,

0 ответ блока сравнени . Тем самым

происходит смена ответов блока сравнени , в результате которой уменьшаетс  в два раза величина добавки и ее знак, а преобразователь остаетс  в режиме слежени . Таким образом сигнал S на выходе первого логи- ческого блока задаетс  следующим образом.

a,snvsn,

где S - сигнал с блока сравнени .

На первом выходе третьего логического блока 5 сигнал f по вл етс  при смене ответов блока сравнени  на двух тактах (последовательных)

f.)

где Sp сигнал с выхода первого триггера 13 J

q - сигнал от генератора 10 тактовых импульсов.

На втором выходе третьего логического блока 5 сигнал по вл етс  при совпадении ответов блока сравнени  последних двух тактов

V()

Первый логический блок 3 при устанавливает режим вычитани  реверсивного счетчика, а при

0 режим сложени .

В распределителе импульсов запрещен сдвин влево при коде 10...О и сдвиг вправо при коде 0...01 (на чертеже не показано).

5 Прим е,р. Пусть в момент времени t преобразователь выставл ет образцовый уровень U , а блок сравнени  выдает сигнал S, т.е Ug и , тогда преобразователь выставл ет уровень (1 и блок сравнени  выдает

0 сигнал S. Таким образом, в моменты времени ц и t сигнал находитс  . на отрезке (и.,, и) . Дл  более точного определени  значени  сигнала, т.е. в какой половине отрезка (и .и)

он находитс , в момент ti преобразователь выставл ет уровень и (U )/ в середине отрезка (ц .U,,) .Если блок сравнени  выдает сигнал 5,то во врем  между t и ta сигнал находитс  на отрезке (и.,и),т.е. в нижней половине отрезка (U.U) и поэтому в момент t. САЦП выставл ет уровень Ч4(У24из)/2.

Таким образом, при чередовании ответов блока сравнени  целесообразно проводить уменьшение шага квантовани  в два раза, при этом уменьшаетс  погрешность преобразовани . Если в момент tj блок сравнени  вьщает сигн.ал то сигнала на отрезке (Da. U) , т.е. в нижней поло вине отрезка () , нет и поэтому необходимо проверить нахождение сигналов в верхней половине отрезка (и ,и) . Дл  этого в момент t. преобразователь выставл ет уровень . Uj-U . Таким образом, если после чередовани  ответов блок сравнени  выдает подр д два одинаковых ответа то поиск сигнала осуществл етс  с шагом квантовани , равным предыдущему . Если в момент t блок сравнени  выдает сигнал S то сигнал действительно находитс  в верхней половине отрезка (У, U) и поэтому в момент tj- преобразователь выставл ет уровень и ()/2 и т.д. Если в момент t. блок сравнени  вьадает сигнал S , то сигнала на отрезке (и ,Uxj) уже нет и он выходит; за отрезок (U,U), превысив уровень и . В этом случае целесообразно искать сигнал на таком же отрезке , как и (,2), и соединить с ним. Таким образом, в момент ty преобразователь выставл ет уровень . , t (.}) . Текущий шаг квантовани  равный (.) в два раза правышает предыдущий, т.е. ((Jy-d). При получении в момент tу сигнала. S и рассматрива  отрезок (U.U) как верхнюю половину отрезка (U/.U)

преобразователь выставл ет новый уровень, использу  удвоение текущего шага квантовани . Таким образом, при трех и более одинаковых ответах блока сравнени  шаг квантовани  целесообразно удваивать.

Устройство работает следующим образом.

Сигнал начальной установки устанавлив ет первый триггер 13 в состо н1ге О, соответствующее ответу блока сравнени  S (U UQ) второй триггер 14 и реверсивный счетчик - в нулевое состо ние, а в распределитель импульсов заноситс  код 0..01 (цепи начальной установки не показаны ) . Так как вначале и при дальнейшей нормальной работе триггер 13 находитс  в нулевом состо нии, то второй логический блок 4 пропускает на свой выход ответ блока-сравнени  без инвертировани .

После подачи входного сигнала бло сравнени  «ьщает сигнал Т, по которому с помощью первого логического блока 3 реверсивный счетчик переводитс  в режим сложени . Так как на первом триггере 13 хранитс  сигнал S, то третий логический блок 5 по сигналу от генератора тактовых им пульсов выдает сигнал совпадени  на второй выход, который, пройд  чере элемент 15 И, устанавливает второй триггер 14 в 1. После этого сигнал с линии 11 задержки добавл ет единицу в разр д реверсивного счетчика , определ емого распределителем импульсов, и производит перепись ответат блока сравнени  на первый триггер 13. Предположим, что с приходом очередного сигнала от генератора 10 тактовых импульсов блок сравнени  оп ть выдает сигнал S , по которому первый логический блок 3 подтверждает режим сложени  на реверсивном счетчике, а трегтий логический блок 5 выдает сигнал совпадени , который, пройд  через второй элемент 16 И, производит сдвиг влево на один разр д содержимого распределител  импульсов. После этого задержанный на линии задержки тактовый сигнал добавл ет единицу в разр д реверсивного счетчика и, определ емый распределителем 9 импульсов (вес этой единицы в два раза превышает вес предыдущей) , производит перепись ответа блока сравнени  на триггер 13. Если далее оп ть поступают те же ответы от блока сравнени  (S) , то все происходит аналогично описанному сдвигу единицы, содержащейс  в распределителе импульсов, влево.

После первой смены ответа блока сравнени , т.е. с приходом сигнала S логический блок 3 переводит реверсивный счетчик в режим вычитани , а логический блок 5 выдает на первом выходе сигнал несовпадени  текущего (S) и предыдущего (S) ответов блока сравнени , который производит сдвиг вправо на один разр д содержимого распределител  9 импульсов и устанавливает второй триггер 14 в О. Затем задержанный на линии задержки сигнал от генератора тактовых импульсов вычитает единицу из разр да реверсивного счетчика, определ емого распределителем импульсов, при этом вес единицы в два раза меньше веса предыдущей.

Claims (1)

1. Если ответ блока сравнени  оп ть мен етс  с приходом сигнала S , то происходит сдвиг вправо и шаг квантовани  уменьшаетс  в два раза. Если же ответ .блока сравнени  повтор етс  (S),TO из-за нулевого состо ни  второго триггера 14 сдвиг в распределителе импульсов не происходит и величина шага квантовани  не мен етс . НО триггер 14 переходит в 1, с приходом следующего сигнала S изсосто ни  1 триггера 14 происходи сдвиг влево содержимого распределител  .импульсов и величина шага кван товани  удваиваетс . Если из-за большой скорости изменени  сигнала вблизи границ диапа зона происходит переполнение реверсивного счетчика, т.е. устанавливаю с  коды 10... О или О...О, то из-за положени  1 триггера 13 ста шего разр да 6 реверсивного счетчик первый логический блок 3 передает на свой выход проинвертированный сигнал блока сравнени . Процесс работы остальных блоков преобразовате л  совпадает с вышеописанным. Код, снимаемый с распределител  импульсов, несет информацию о текушей скорости сигнала и о погрешности преобразовани , а код, характери зующий величину сигнала, снимаетс  реверсивного счетчика. Моделирование дес тиразр дного след щего аналого-цифрового преобразовател , проведенное при воздейс вии различных сигналов, показывает, что погрешность его.в зависимости о сигнала на 20-50% меньше, чем у известного , а диапазон возможных изме нений сигнала на 15-30% шире. Формула изобретени  След щий аналого-цифровой преобр зователь, содержащий генератор такт вых импульсов, первый логический блок, блок сравнени , цифроаналогрвый преобразователь, реверсивный счетчик, причем первый вход блока сравнени  соединен с входной шиной сигнала, а второй вход соединен с выходом /.цифроаналогового преобразовател , цифровые входы которого соединены с выходс1ми триггеров реверсивного счетчика, выходы первого логического блока соединены со входаил  установки режима реверсивного счетчика, отличающийс  тем,, что, с целью уменьшени  погреш ности преобразовани  и расширени  диапазона возможных изменений входного сигнала, в устройство введены второй и третий логические блоки, два триггера, два элемента И, лини , задержки, группа элементов И, распределитель импульсов и дополнительный старший разр д реверсивного счетчика, причем выход блока сравнени  соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом дополнительного старшего разр да ререрсивного счетчика, а выход соединен с первым входом первого триггера, со входом логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом первого триггера, а третий вход с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых соединены с выходами распределител  импульсов, а выходы соединены со счетными входами триггеров соответствующих разр дов реверсивного счетчика, первый-выход третьего логического блока соединен со входом сдвига вправо распределител  импульсов и с нулевым входом второго триггера, а второй выход соединен с первыми входами первого и второго элементов И, при этом второй вход первого элемента И соединен с нулевым выходом второго триггера, а второй вход второго элемента И соединен с единичным выходом второго триггера, выход первого элемента И соединен с единичным входом второго триггера, а выход второго элемента И соединен со входом сдвига влево распределител  импульсов. Источники информации, прин тые во внимание при экспертизе 1.Преобразователь информации в аналого-цифровых вычислительных устройствах . Под ред.|Г.М. Петрова.м ., Машиностроение, 1973, с.207.

   и