SU828401A1 - След щий аналого-цифровой преобразова-ТЕль - Google Patents

Description

1

Изобретение относитс  к аналого-цифройым преобразовател м (АЦП) и может быть использовано в св зи, вычислительной И измерительной технике, а также в автоматизированных системах управлени  технологическими процессами и системах автоматизации научных исследований.

Известен след щий АЦП, содержащий злемент сравнени , на входы которого поступают входное и образцовое напр жени , генератор тактовых импульсов, реверсивный счетчик и цифро-аналоговый преобразователь , на выходе которого формируетс  образцовое напр жение, а его вход соединен с выходом реверсивного счетчика |1.

Однако он производит отслеживание с посто нным минимальным шагом квантовани , равным кванту, что значительно ограничивает возможную скорость изменени  входного сигнала (квант за такт) и требует большого времени дл  выхода на режим слежени .

Известен след щий аналого-цифровой преобразователь, содержащий элемент сравнени , генератор тактовых импульсов, источник опорного сигнала, реверсивный счетчик пор дка и мантиссы, два последовательно соединенных цифро-аналоговых преобразовател  (ЦАП) пор дка и мантиссы , причем источник опорного напр жени 

подключен к ЦАП мантиссы, цифровые входы которого соединены непосредственно с выходами соответствующих разр дов счетчика мантиссы, а цифровые входы ЦАП пор дка соединены с выходами дешифратора , входы которого соединены с выходами соответствующих разр дов счетчика пор дка , выход ЦАП пор дка соединен с одним входом элемента сравнени , второй вход

которого соединен с источником входного сигнала, входы установки режима работы реверсивного счетчика соединены с соответствующими выходами первого логического элемента .

Недостатком преобразовател   вл етс  больша  погрешность преобразовани  быстроизмен ющихс  сигналов, обусловленна  тем, что на прот жении одной кодовой группы шаг квантовани  остаетс  посто ниым .

Целью изобретени   вл етс  уменьшение погрешности преобразовани .

Поставленна  цель достигаетс  тем, что в преобразователь, содержащий элемент

сравнени , генератор тактовых импульсов, источник опорного сигнала, последовательно соединенные реверсивные счетчики пор дка и мантиссы, два последовательно соединенных цифро-аналоговых преобразовател  - пор дка и мантиссы, первый логиlecKHft блок и дешифратор, причем источник опорного напр жени  подключен к цифро-аналоговому преобразователю мантиссы , цифровые входы которого соединены С вь ходами соответствующих разр дов счетчика мантиссы, а цифровые входы .цифроаналогового преобразовател  пор дка соединены с выходами дешифратора, входы которого соединены с выходами соответствующих разр дов счетчика пор дка, выход цифро-аналогового преобразовател  пор д ка соединен с первым входом элемента сравнени , второй вход которого соединен с источником входного сигнала, а входы установки режима работы реверсивного счетчика пор дка соединены с соответствующими выходами первого логического блока , введены второй и третий логические блоки, триггер, две группы элементов И, распределитель импульсов, три элемента ИЛИ, элемент И, лини  задержки и триггер переполнени  счетчика пор дка, причем выход элемента сравнени  соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом триггера переполнени  счетчика пор дка. Выход второго логического блока соединен с первым входом триггера, с входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом генератора тактовых импульсов и с входом линии задержки, выход которой соединен с вторым входом триггера и с первыми входами элементов И первой группы, вторые входы которых соединены с выходами распределител  импульсов, а выходы соединены со счетными входами триггеров реверсивного счетчика мантиссы. Третий вход третьего логического блока соединен с выходом триггера, первый выход третьего логического блока соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом сдвига вправо распределител  импульсов, а второй выход третьего логического блока соединен с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сдвига влево распределител  импульсов . Второй вход элемента И соединен с выходом третьего элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, первые входы которых соединены с соответствующими выходами распределител  импульсов, а вторые входы элементов И второй группы соединены с нулевыми выходами триггеров соответствующих разр дов реверсивного счетчика мантиссы . Выходы положительного и отрицательного переполнени  реверсивного счетчика мантиссы соединены с вторыми входами соответственно первого и второго элементов ИЛИ. На чертеже представлена функциональна  схема след щего аналого-цифрового преобразовател .

След щий аналого-цифровой преобразователь содержит элемент сравнени  1, первый вход которого соединен с источником входного сигнала 2, а второй - с выходом ЦАП пор дка 3; цифровые входы ЦАП пор дка 3 соединены с выходами дешифратора 4, входы которого соединены с выходами разр дных триггеров 5 реверсивного счетчика пор дка б, в состав которого введен триггер переполнени  7. Аналоговый вход ЦАП пор дка 3 соединен с выходом ЦАП мантиссы 8, аналоговый вход которого соединен с выходом источника опорного сигнала 9, а цифровые входы соединены с выходами разр дов реверсивного счетчика мантиссы 10. Входы установки режима реверсивного счетчика пор дка и мантиссы соединены с выходами первого логического элемента 11, выход элемента сравнени  соединен с первым входом второго логического элемента 12, второй вход которого соединен с единичным выходом триггера переполнени  7 реверсивного счетчика пор дка 6. Выход логического элемента 12 соединен с первым входом триггера 13, с входом логического элемента 11 и с первым входом третьего элемента 14, второй

вход которого соединен с выходом генератора тактовых импульсов 15 и с входом линии задержки 16, выход которой соединен с вторым входом триггера 13 и с первыми входами элементов И 17 первой группы , вторые входы которых соединены с выходами распределител  импульсов 18, а выходы - со счетными входами триггеров реверсивного счетчика мантиссы 10. Третий вход логического элемента 14 соединен с

выходом триггера 13, первый выход логического элемента 14 - с первым входом элемента ИЛИ 19, выход которого соединен с входом сдвига вправо распределител  импульсов 18, а второй выход логического элемента 14 - с первым входом элемента И 20, выход которого соединен с первым входом элемента ИЛИ 21, выход которого соединен с входом сдвига влево распределител  импульсов 18. Второй вход элемента

И 20 соединен с выходом элемента ИЛИ 22, входы которого соединены с выходами элементов И 23 второй группы, первые входы которых соединены с соответствующими выходами распределител  импульсов 18, а

вторые входы - с нулевыми выходами триггеров соответствующих разр дов реверсивного счетчика мантиссы 10. Выходы положительного 24 и отрицательного 25 переполнени  реверсивного счетчика мантиссы

соединены с вторыми входами соответственно элементов ИЛИ 19 и 21, а также с соответствующими входами реверсивного счетчика пор дка 6. Предполагаетс , что старший разр д кода мантиссы находитс  всегда в «1, и поэтому в счетчике мантиссы 10 он исключен, а соответствующий старший разр д ЦАП мантиссы 8 подключен непосредственно к источнику опорного сигнала 9.

Триггер 13 служит дл  запоминани  ответа элемента сравнени  на предыдущем такте. Таким образом, сигнал на его выходе равен «1, если на предыдущем такте элемент сравнени  выдает сигнал 5i 1.

Логический элемент 12 вместе с триггером переполнени  7 счетчика пор дка предназначен дл  устранени  опасности выхода из режима слежени  при работе вблизи границ диапазона. Так, при переполнении триггера 7 он устанавливаетс  в «1. Обозначим сигнал на выходе этого триггера П.

При отсутствии переполнени , т. е. при сигнале П, логический элемент 12 передает на выход непосредственно ответ элемента сравнени  1, а при сигнале П на его выходе по вл етс  проинвертированный ответ элемента сравнени . Тем самым происходит смена ответов элемента сравнени , в результате которой вдвое уменьшаетс  величина добавки и измен етс  ее знак, и САЦП остаетс  в режиме слежени . Таким образом, сигнал Si на выходе второго логического элемента может быть задан следующим образом:

s, ,

где 5 - сигнал со схемы сравнени .

На первом выходе логического элемента 14 сигнал /1 по вл етс  при смене ответов элемента сравнени  на двух тактах:

f, (S,/S,S,}g,

где 5о -сигнал с выхода триггера 13;

gi-сигнал от генератора тактовых

импульсов 15.

На втором выходе логического элемента 14 сигнал /2 по вл етс  при совпадении ответов элемента сравнени :

f, (ScS,yS,S,)g.

Первый элемент 11 Si 1 () устанавливает режим вычитани  реверсивного счетчика пор дка и мантиссы, а при Si 0 - режим сложени .

Очевидно, что эти логические элементы могут быть легко построены, например, на элементах И, ИЛИ, НЕ.

.В распределителе импульсов запрещен сдвиг влево при коде 10... О и сдвиг вправо при коде 0... 01 (эта часть схемы на чертеже не показана).

. Устройство работает следующим образом. .Предположим, . что -сигнал начальной установки устанавливает триггер 13 в состо ние «.0,. соо.тв.етству-ющее ответу элемента сравнени  S(Ux t/o)i счетчик пор дка 6 - в-нулевое состо ние, счетчик мантиссы 10 - в нулевое состо ние, что соответствует коду мантиссы 10... О, так как, как указывалось в прототипе, старший разр д

посто нно находитс  в «1 и поэтому может быть условно исключен, в распределитель импульсов 18 заноситс  код 0... 01. Цепи начальной установки на чертеже не показаны . Так как вначале и при дальнейшей нормальной работе триггер переполнени  7 счетчика пор дка находитс  в «О, то логический элемент 12 пропускает на свой выход ответ элемента сравнени  без инвертировани .

После подачи входного сигнала элемент сравнени  1 выдает сигнал S, по которому с помощью логического элемента 11 реверсивный счетчик пор дка 6 и мантиссы 10

переводитс  в режим сложени . Так как распределитель импульсов 18 указывает на младший (последний) разр д реверсивного счетчика мантиссы, значение которого равно нулю, то срабатывает элемент И 23, подключенный к младшему разр ду. Сигнал от него проходит элемент ИЛИ 22 и подготавливает к работе элемент И 20. Так как на триггере 13 хранитс  сигнал S, то логический элемент 14 по сигналу от генератора тактовых импульсов 15 выдает сигнал совпадени  на второй выход. Этот сигнал, пройд  через элемент И 20, сдвигает содержимое распределител  импульсов 18 на

один разр д влево (0... 010). После этого сигнал с линии задержки 16 добавл ет единицу в разр д реверсивного счетчика мантиссы 10, определ емый распределителем импульсов 18 (при этом вес этой единицы в два раза превышает вес предыдущей ), т. е. в счетчике мантиссы 10 формируетс  код 0... 01. Кроме того, сигнал с линии задержки 16 производит перепись ответа элемента сравнени  на триггер 13.

Предположим, что с приходом очередного -сигнала от генератора тактовых импульсов 15 элемент сравнени  1 оп ть выдает сигнал S, по которому логический элемент 11 подтверждает режим сложени  на реверсивном счетчике (6 или 10), а логический элемент 14 выдает сигнал совпадени , который теперь не проходит через элемент И 20, так как распределитель импульсов 18 указывает на предпоследний разр д, а он

находитс  в единичном состо нии, поэтому соответствующий элемент И 23 сигнала не выдает. После этого задержанный на линии задержки 16 тактовый импульс добавл ет единицу в разр д реверсивного счетчика мантиссы 10, определ емый распределителем импульсов 18. В итоге на реверсивном счетчике мантиссы 10 фиксируетс  код 0...0100. Если далее оп ть будут поступать те же ответы от элемента сравнени  (в нашем примере S), то все будет происходить аналогично описанному, т. е. шаг квантовани  в зависимости от ответа элемента ИЛИ 22 будет удваиватьс  из-за сдвига распределител  импульсо влево

или ретанетс  тем же.

После смены ответа элемента сравнени , т. е. с приходом в нашем примере сигнала 5, логический элемент 11 переводит реверсивный счетчик (6 или 10) в режим вычитани , а логический элемент 14 выдает на первом выходе сигнал несовпадени  текущего (S) и предыдущего (S) ответов элемента сравнени , который производит сдвиг вправо на один разр д содержимого распределител  импульсов 18. После этого задержанный на линии задержки 16 сигнал от генератора тактовых импульсов 15 вычтет единицу из разр да реверсивного счетчика мантиссы 10, определ емого распределителем импульсов 18, причем вес этой единицы будет в два раза меньше веса предыдущей и т. д.

Так же как в прототипе, сигнал положительного переполнени  счетчика мантиссы 10 добавл ет единицу в счетчик пор дка б, код которого дешифрируетс  дешифратором 4, затем образцовый уровень, снимаемый с ЦАП мантиссы 8, подаетс  на вход элемента сравнени  1 с весом, отличающимс  в два раза от предыдущего. Кроме того, сигнал положительного переполнени  (24) производит сдвиг вправо на один разр д содержимого распределител  импульсов 18 дл  сохранени  согласовани  скоростей изменени  образцового и входного сигналов. Аналогичные действи  происход т при отрицательном переполнении счетчика мантиссы 10.

Если же из-за большой скорости изменени  сигнала вблизи верхней границы диапазона (при максимальном коде счетчика пор дка) произойдет переполнение реверсивного счетчика пор дка б, т. е. в счетчике пор дка установитс  код 1-0...0, а в счетчике мантиссы - код 10...О (больших кодов быть не может из-за используемого правила формировани  кодов), то из-за единичного положени  триггера переполнени  7 логический элемент 12 передает на свой выход проинвертированньгй сигнал элемента сравнени . Процесс же работы остальных элементов преобразовател  будет совпадать с выше описанным, т. е. САЦП не выйдет из режима слежени .

Код, характеризующий величину сигнала, снимаетс  с реверсивного счетчика пор дка 6 и мантиссы 10. Код, снимаемый с распределител  импульсов 18, несет информацию о текущей скорости сигнала.

Claims (2)

1. Формула изобретени 

   След щий аналого-цифровой преобразователь , содержащий элемент сравнени , генератор тактовых импульсов, источник ПОРНОГО сигнала, последовательно соедиенные реверсивные счетчики пор дка и мантиссы, два последовательно соединеных цифро-аналоговых преобразовател  пор дка и мантиссы, первый логический

   блок И дешифратор, причем источник опорного напр жени  подключен к цифро-аналоговому преобразователю мантиссы, цифровые входы которого соединены с выходами соответствующих разр дов счетчика мантиссы, а цифровые входы цифро-аналогового преобразовател  пор дка соединены с выходами дешифратора, входы которого соединены с выходами соответствующих

   0 разр дов счетчика пор дка, выход цифроаналогового преобразовател  пор дка соединен с первым входом элемента сравнени , второй вход которого соединен с источником входного сигнала, входы установки

   5 режима работы реверсивного счетчика пор дка соединены с соответствующими выходами первого логического блока, отличающийс  тем, что, с целью, уменьщени  погрешности преобразовани , введены второй и третий логические блоки, триггер, две группы элементов И, распределитель импульсов, три элемента ИЛИ, элемент И, лини  задержки, триггер переполнени  счетчика пор дка, причем выход элемента сравнени  соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом триггера переполнени  счетчика пор дка, выход второго логического блока соединен с первым входом триггера, со входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со вторым входом триггера и с первыми входами элементов И первой группы, вторые входы которых соединены с выходами распределител  импульсов , а выходы соединены со счетными входами триггеров реверсивного счетчика мантиссы, третий вход третьего логического блока соединен с выходом триггера; первый выход третьего логического блока соединен с первым входом первого элемента ИЛИ, выход которого соединен со входом сдвига вправо распределител  импульсов , а второй выход третьего логического блока соединен с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен со входом сдвига влево распределител  импульсов, второй вход элемента И соединен с выходом третьего элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, первые входы которых соединены с соответствующими выходами распределител  импульсов, а вторые входы элементов И второй группы соединены с нулевыми выходами триггеров соответствующих разр дов реверсивного счетчика мантиссы, выходы положительного и отрицательного переполнени  реверсивного счетчика мантиссы соединены со вторыми входами соответственно первого и второго

   элементов ИЛИ. Источники информации, прин тые во внимание ири экспертизе 1. Смолов В. Б., Смирнов Н. Л. и др. Полупроводниковые кодируюш;ие и декодиру- 5 ющие преобразователи напр жени , Л., «Энерги , 1967, с. 135.
2. 2. Авторское свидетельство СССР 428546, кл. Н ОЗК 13/17, 1974 (прототип ).