Известен след «|ий аналого-цифровой преобразователь, содержащий блок сравнени , первый вход которого соединен с датчиком входного сигнала, а вторсж вход соединен с выходом цифроаналогового преобразовател , цифровые входы которого соединены с выходами соответствующих разр дов сумматоров , выход блока сравнени соединен с первым входом блока управлени , второй вход которого соединен с единичным выходом триггера переполнени сумматора, а третий вход соединен с выходом генератора импульсов, первый и второй выходы блока управлени соединены соответственно со входами установки режима сложени и вычитани сумматора, третий выход б ita управлени соединен с управл ющи ( входом сумматора, а четвертый и п тый выходы блока управлени соедине ны соответственно со входом сдвига вправо и входом сдвига влево распре . делител импульсов, выходы разр дов которого соединены со входами соответствующих разр дов сумматора С 2 3. Недостатком известного устройств вл етс больша погрешность преобразовани , обусловленна неоптимальной скоростью изменени образцового сигнала. Приближение с шагом, измен ющимс по двоичному закону ( которое используетс в известном устройстве, вл етс оптимальным решением математической задачи поиска точки на оси и широко используетс при преобразовании посто нных сигналов поразр дными аналого-цифровыми преобразовател ми . Но этот вид приближ ни не вл етс оптимапьнью при сле жении за измен кж|имис сигналами. Н очевидно что существует какой-то оптимальный закон изменени шага квантовани , так как если скорость роста шага квантовани очень больша , то велика и погрешность преобразовани , если же скорость роста шага квантовани мала,то раэцоеый сигнал остает от входного и погрешность будет оп ть нее велика. Даж из этих простых рассуждений видно, что существует оптимальна скорость роста шага квантовани , при которой обеспечиваетс минимум погрешности . С математической точки зрени эта задача сводитс к поиску минимума какой-то функции на пло кости. Цель изобретени - уменьшение по грешности прес разовани . Поставленна цель достигаетс тем, что в след щий аналого-цифровой преобразователь, содержащий бло сравнени , первый вход которого сое динен с датчиком сигнала, а второй вход соединен с выходом цифроаналогового преобразовател , цифровые входы которого соединены с выходами соответствующих разр дов сумматора., выход блока сравнени со динен с первым входом блока управлени , второй вход которого соедине с единичным выходом триггера переполнени сумматора, а третий вход соединен с выходом генератора импульсов , первый и второй выходы блока управлени соединены соответственно с входами установки режима ело жени и вычитани сумматора, третий выход блока управлени соединен с управл ющим входом сумматора, введень. блок формировани фибоначчиевого шага и блок управлени формированием фибоначчиевого шага, причем четвертый и п тый выходы блока управлени соединены соответственно с первым и вторым входами блока управлени формировани фибоначчиевого шага, выходы которого соединены с соответствуюцими входами блока формировани фибоначчиевого шага, выходы разр дов которого соединены с входами соответствующих разр дов суммматора при этом третий вход блока управлени формированием фибоначчиевого шага соединен с выходом генератора импульсов . На фиг. 1 представлена функциональна схема след щего аналого-цифрового преобразовател ; на фиг. 2 - один из возможных вариантов реализации блока управлени формированием фибо«анчиевого шага на фиг.З - один из возможных вариантов реализации блока формировани фибоначчиевого шага. Предлагаемый аналого-цифровой преоб| азователь содержит блок I сравнени , цн| роаналоговый преобразователь 2, сумматор 3 блок .управлени , генератор 5 импульсов, блок 6 зтравлени формированием ф боначчиево го шага, блок 7 формировани фибоначчиевого шага. При чередовании ответов блока срав нени по сигналу на первом входе триггер устанавливаетс в положение 1, при этом поочередно выдаютс сигналы на втором, четвертом и п тое выходах, управл ющие уменьшением фибоначчиевого шага. Если €лок сравнени выдает три одинаковых ответа подр д, то по сигналу на втором - входе триггер устанавливаетс в положение О,, при этом поочередно выдаютс сигналы на первом, втором.и шестом выходах, управл ющие увеличением фибоначчиевого шага. В блоке формировани фибоначчиевого шага запрещено уменьиюние шага, если текуща величина шага равна единице ( эта часть схемы на фиг.3 не показана. Перед началом работы в первый сумматор заноситс код 0...01 В регистр - 0...0, a состо ние второго сумматора произвольно. Числа Фибоначчиобразуютс по формуле f.-,,-2; o-н 1-Рассмотрим работу блока формировани фибонамчиевого шага в режиме увеличени шага. По сигналу на первом входе содержимое регистра переписываетс во второй сумматор, по сигналу на третьем входе содержимое первого сумматора переписываетс (копируетс ) в регистр, по сигналу на шестом входе к содержимому первого сумматора прибавл етс соде жимое второго сумматора, в результате на первом сумматоре формируетс новое число Фибоначчи, которое ис пользуетс как новое значение шага квантовани , а на регистре и на втором сумматоре хран тс два преды дущих числа. Теперь рассмотрим режим уменьшени шага. По сигналу на втором вход со/аержимое регистра переписываетс :в первый сумматор, по сигналу на че вертой входе содержимое второго сум матора копируетс на pervtcrp, по си налу на п том входе второй сумматор производит вычитание из кода хран щегос на первом сумматоре кода н щегос на вторюм сумматоре. В результате на первом сумматоре сформировано уменьшенное число Фибоначч которое используетс как новое значение шага квантовани , а на регист ре и на втором сумматоре хран тс .два меньших числа Фибоначчи. При смене ответа блока сравнени необходимо проверить наличие сигнала в предыдущей кванте. В известном устройстве эта проверка сос то ла из двух проверок, кажда из которых провер ла одну из половин предыдущего шага квантовани , дл этого при смене ответов блока сравнени происходило уменьшение шага квантовани в два раза, а при двух одинаковых ответах блока сравнени запрещалось изменение шага квантовани . При использовании чисел Фибоначч так как i-oe число равно сумме двух более меньших, )нет необходимости в запрете изменени величины шага квантовани при Двух одинакбвых ответах блока сравнени , а надо использовать в качестве умень шающегос шага квантовани значени меньших (предыдущих чисел Фибоначчи , Таким образом сущность предлагаемого решени заключаетс в изменении величины шага квантовани по закону Фибоначчи, при этом при смене ответа блока сравнени шаг начинает уменьшатьс , а при по влении трех одинаковых ответов блока сравнени шаг начинает увеличиватьс . Устройство работает следующим образом . Сигнал начальной установки (не показан) устанавливает сумматор 3 в нулевое состо ние, в%лок 7 формировани фибоначчиевого шага заноситс начальный шаг, равный единице , блок 6 управлени формированием фибоначчиевого шага подготавливаетс к увеличению шага, сумматор 3 переводитс в режим сложени . С приходом импульсов от генератора 5 импульсов начинаетс увеличение содержимого сумматора 3. При смене ответа блок 1 сравнени мен ет режим работы сумматора 3 и блок управлечи формированием фибоначчиевого шага переводитс сигна/юм с четвертого выхода блока k управлени в режим уменьшени шага. Если блок 1 сравнени выдает подр д три одинаковых ответа, то по сигналу с п того выхода блока управлени блок 6 уп равлени формированием фибоначчиевого шага переводитс в режим увеличени шага. После того, как под управлением блока 6 управлени формированием фибоначчиевого шага бтж 7 формировани фибоначчиевого шага сформирует следующий шаг (спецукщее число Фибоначчи), блок Ц управлени выдает сигнал на третьем выходе о которому содержимое сумматора-3 измен етс на новую величину шага квантовани . Код, снимаемый с блока формироваи фибоначчиева шага, несет инфорацию о текущей скорости сигнала и погрешности преобразовател . Код, арактеризующий величину сигнала, нимаетс с сумматора. Использование оптимальной скороси изменени образцового сигнала позол ет значительно уменьшить погрешость преобразовани . 7. Формула изобретени След щий аналаго-цифровой преобразователь , содержащий блок сравне ни , первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходсж цифроаналорового преобразовател , цифровые входы которого соединены с выходами соответствующих разр дов сумматора, выход блока сравнени соединен с первым входом блока управлени , второй вход которого .соединен с единичным выходом триггера переполнени сумматора, а третий вход соединен с выходом генератора импульсов, первый и второй выходы блока управлени соединены соответственно с входами установки режима сложени и в(4читвни сумматора, третий выход блока уп равлени соединен с управл ющим входом сумматора, отличающийс тем, что, с целью уменьшени погрешности преобразовател , введены блок формировани фибоначчиевого шаг 9 и блок управлени формированием фибоначчиевого шага, причем четвертый и п тый выходы блока управлени соединены соответственно с первым и вторым входами блока управлени формирдванйем фибоначчиееого шага, выходы которого соединены с соответствующими входами блока формировани фибоначчиевого шага, выходы разр дов которого соединены с входами соответствующих разр дов сумматора, при этом третий вход блока управлени формированием фибоначчиевого шагосоединен с выходом генератора импульсов . Источники информации, прин тые во внимание при экспертизе 1. Преобразование информации в аналого-цифровых вычислительных устройствах и системах. Под ред. Г. М. Петрова. М., Машиностроение 1973, с. 207.