SU517998A1 - Адаптивный анолого-цифровой преобразователь - Google Patents

Адаптивный анолого-цифровой преобразователь

Info

Publication number
SU517998A1
SU517998A1 SU1961432A SU1961432A SU517998A1 SU 517998 A1 SU517998 A1 SU 517998A1 SU 1961432 A SU1961432 A SU 1961432A SU 1961432 A SU1961432 A SU 1961432A SU 517998 A1 SU517998 A1 SU 517998A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
block
input
inputs
output
Prior art date
Application number
SU1961432A
Other languages
English (en)
Inventor
Юрий Иовелович Мшвениерадзе
Original Assignee
Тбилисский Филиал Всесоюзного Научно-Исследовательского Института Метрологии Им.Д.И.Менделеева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тбилисский Филиал Всесоюзного Научно-Исследовательского Института Метрологии Им.Д.И.Менделеева filed Critical Тбилисский Филиал Всесоюзного Научно-Исследовательского Института Метрологии Им.Д.И.Менделеева
Priority to SU1961432A priority Critical patent/SU517998A1/ru
Application granted granted Critical
Publication of SU517998A1 publication Critical patent/SU517998A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
зеватьс  дл  преобразовани  с посто нной относительной погрешностью в многоканальных преобразовател х дл  преобразовани  сигналов любого характера, мен ющихс  в широких пределах.
На чертеже приведена функциональна  схема описываемого преобразовател , содержаша  нуль-органы 1, 2, реверсивный счетчик 3, преобразователь кода в напр жение 4, блок веро тной оценки 5, схемы ИЛИ 6, 7, первый блок ключей 8, схему сравнени  9, реверсивный кольцевой счетчик 10, блок 11 хранени  максимальных эталонов, второй блок ключей 12, блок 13 управлени  нуль-органами, схему И 14, триггер 15, аттенюатор 16, счетчик итераций 17.
Выходы нуль-органов 1 и 2 соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика 3, выходы которого поразр дно соединены с входами преобразовател  кода в напр жение 4, а инверсный выход старшего разр да реверсивного счетчика 3 - с динамическим входом блока веро тностной оценки бис одним из входов схемы ИЛИ 6. Выход преобразовател  кода в напр жение 4 соединен с входом аттенюатора 16, а выход с каждого его узла - с входами соответствующих ключей 8, объединенные выходы которых соединены по цепи обратной св зи с входами нуль-органов 1, 2, на вторые входы которых подаетс  аналоговый сигнал. Одновременно объединенные выходы блока ключей 8 соединены с первым входом схемы сравнени  9, выход которой соединен с динамическим входом обратной циркул ции «1 реверсивного кольцевого счетчика 10. Блок 11 выходами соединен с входами соответствующих ключей блока ключей 12, объединенные выходы которых соединены с вторым входом схемы сравнени  9. Выход блока 13 соединен с первым входом схемы И 14, второй вход которой соединен с выходом «1 триггера 15, на установку «1 которого подаетс  импульс пуска, а на установку «О - импульс начальной установки устройства. Провод начальной установки соединен также с входом начальной установки реверсивного кольцевого счетчика 10, установкой «О блока веро тностной оценки 5 и через схемы ИЛИ 6 и 7 - с входом начальной установки реверсивного счетчика 3 и установкой «О счетчика итераций 17. Выход схемы И 14 соединен одновременно с управл ющими входами нуль-органов 1, 2 и с динамическим входом счетчика итераций 17. Выход блока веро тностной оценки 5 соединен с входом пр мой циркул ции «1 счетчика 10, а через схемы ИЛИ 7 - с установкой «О счетчика итераций 17. Каждый разр д счетчика 10 соединен с управл ющими входами соответствующих ключей блоков 8 и 12. Выходом устройства  вл ютс  выходы «1 счетчика 3.
Схема работает следующим образом.
Эталонное напр жение выбираетс  таким, чтобы максимальное выходное напр жение блока 4 было бы равно масималыю возможному входному сигналу л:(/)макс. Это напр жение , соответствующее максимальному коду в реверсивном счетчике, делитс  аттенюатором 16, состо щим из равных резисторов, сразу на т равных частей. Эти напр жени  в узлах аттенюатора  вл ютс  максимальными эталонами из набора т шкал, участвующих в адаптивном преобразовании. Так как число делений в шкалах посто нно и равно , гдеП- число разр дов реверсивного счетчика, то цена делени  шкал или шаг квантовани  мен етс  по величине от шкалы к шкале от q при (эт. макс до q-m при f/эт. макс Все максимальные эталоны дублируютс  и хран тс  в блоке хранени  максимальных эталонов, который представл ет собой обычный стабилизатор напр жени  с таким же омическим делителем, так и аттенюатор 16. Блок 11 на вход каждого ключа подает максимальный эталон, меньший, чем эталон, поданный от аттенюатора 16 на соответствующий по номеру ключ, но соседний с ним.
В качестве блока управлени  ключами аттенюатора и блока хранени  используетс  реверсивный кольцевой счетчик 10, в котором осуществл етс  пр ма  и обратна  циркул ци  «1.
Импульс «нач. уст. устанавливает все разр ды блока 3 в «1, т. е. устанавливает в нем максимальный код; разр ды счетчика итераций 17, блока веро тностной оценки 5 и триггера 15 - в «О, а в первом разр де счетчика 10 - «1. При этом аттенюатор 16 имеет максимальный коэффициент делени , равный т, а на входы нуль-органов 1, 2 будет приложено t/эт. макс, . Одновременно на входы схемы сравнени  9 приложены f/эт. макс и нулевое напр жение . Схема сравнени  9 вырабатывает импульс только тогда, когда напр жение с аттенюатора 16 меньше напр жени  с блока 11.
Импульс пуска, перебрасыва  триггер 15, открывает схему И 14, и блок 13 включает в работу оба нуль-органа. Если f/эт. макс, гпх, то через одну-несколько итераций наступит переполнение блока 3, и он сначала установитс  в «О, а затем своим же импульсом переполнени  установитс  снова в «1. Кроме того, импульс переполнени  поступает и на блок веро тностной оценки 5, служащий дл  исключени  случайного переключени  диапазона , когда С/эт.макс 3:. Другими словами, блок 5 задает допустимое среднее число случайных срабатываний нуль-органа 1, посылающего импульсы на сложение, если веро тность его срабатывани  меньше веро тности срабатывани  другого нуль-органа, посылающего импульсы на вычитание.
Таким образом, в процессе адаптации (снизу ) счетчик 3 переполн етс  до тех пор, пока импульс переполнени  с блока 5 не изменит состо ни  счетчика 10, переключа  таким образом t/эт на новый диапазон. Тот же импульс установит разр ды счетчика итераций 17 в «О, а разр ды счетчика 3 - в «1, тем
SU1961432A 1973-10-02 1973-10-02 Адаптивный анолого-цифровой преобразователь SU517998A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1961432A SU517998A1 (ru) 1973-10-02 1973-10-02 Адаптивный анолого-цифровой преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1961432A SU517998A1 (ru) 1973-10-02 1973-10-02 Адаптивный анолого-цифровой преобразователь

Publications (1)

Publication Number Publication Date
SU517998A1 true SU517998A1 (ru) 1976-06-15

Family

ID=20565139

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1961432A SU517998A1 (ru) 1973-10-02 1973-10-02 Адаптивный анолого-цифровой преобразователь

Country Status (1)

Country Link
SU (1) SU517998A1 (ru)

Similar Documents

Publication Publication Date Title
US4318085A (en) Method and apparatus for conversion of signal information between analog and digital forms
GB1040614A (en) Improvements in or relating to code translation systems
US5103462A (en) Arrangement for the conversion of an electrical input quantity into a dc signal proportional thereto
GB1101969A (en) Bipolar analog to digital converter
SU517998A1 (ru) Адаптивный анолого-цифровой преобразователь
US3577138A (en) Feedback type pulse amplitude modulation coding system
SU1594690A2 (ru) След щий аналого-цифровой преобразователь
SU1095389A1 (ru) Аналого-цифровой преобразователь
SU525123A1 (ru) Многофункциональный преобразователь
SU403048A1 (ru) Цифро-аналоговый преобразователь
RU2117389C1 (ru) Устройство для аналого-цифрового преобразования
SU1309086A1 (ru) Аналоговое запоминающее устройство
KR950002302B1 (ko) 디지탈-아날로그 변환기
SU1030964A1 (ru) Кодирующее устройство
SU428547A1 (ru) Аналого-цифровой преобразователь
SU620018A1 (ru) Устройство аналого-цифрового преобразовани
SU1069155A1 (ru) Преобразователь кода числа из системы остаточных классов в напр жение
RU2024193C1 (ru) Аналого-цифровой преобразователь с коррекцией случайной погрешности
SU743193A1 (ru) Последовательно-параллельный аналого- цифровой преобразователь
SU1056448A1 (ru) Разр дный элемент дл преобразовател кода в напр жение каскадной структуры
SU790284A1 (ru) Кодирующее устройство
SU1043676A1 (ru) Квадратор
SU1179533A1 (ru) Аналого-цифровой преобразователь
SU497724A2 (ru) Многоканальный аналого-цифровой преобразователь
SU885947A1 (ru) Устройство регулировани уровн квантовани