SU1043676A1 - Квадратор - Google Patents

Abstract

КВАДРАТОР, содержащий сумматор , квадратируюший блок, выход которого соединен с первым входом выходного сумматора, выход которого  вл етс  выходом квадратора, блок умножени , отличающийс  тем, что, с целью повышени  точности, в него введены регистр, аналого-цифровой преобразователь , цифроаналоговый преобразователь и тактирующий блок, причем выход тактирующего блока соединен с управл ющими входами выходного сумматора и регистра, . первый выход которого соединен с входом квадратирующего блока, а второй и третий выходы подключены соответственно к первому и второму входам блока умножени , выход которого соединен с вторым входом выходного сумматора, а первый вход регистра соединен с выходом сумма- тора , первый вход которого подключен к ,входу квадратора и входу аналого-иифрОвого преобразовател , выход которого соединен с вторым входом регистра и входом цифроаналогового преобразовател , ГЛ выход которого подключен к второму входу сумматора, - .

Description

СО. а:

С5

m Изобретение относитс  к измерительной и вычислительной технике. Известен квадратор, содержащий два сумматора, пороговые блоки, квадрати- рующий блок и ключи, входы пороговых устройств и первого сумматора соединен с входом устройства, а выход первого сумматора через квадратирующий блок и ключи соединен с входами второго сум матора, выходы пороговых устройств соединены с входами обоих сумматоров, входами ключей и друг с другом Cl 3 . Однако этот квадратор обладает недостаточной точностью и узким динамическим диапазоном при фо1 ировании на выходе цифрового сигнала. Это обусловл тем, что число дискре-гаых значений ком пенсирующего сигнала, задаваемого с пороговых устройств на вход первого сумматора, практически не может быть более двух дл  каждой пол рности входного сигнала. Наиболее близким по техническому решению  вл етс  квадратор, содержащий пороговые элементы, блок выделени  модул  входного сигнала, блок определени  знака входного сигнала, ключи, сумматор, квадратирующий блок, выход которого соединен с первым вхопом выхошшго сумматора, выход которого  вл етс  выходом квадратрра, н блок умножени  . Однако известному устройству присуща недостаточно высока  точность. 1 Целью изобретени   вл етс  повьппе- ние точности. Поставленна  цель достигаетс  тем, что в квадратор, содержащий сумматор, квадратирующий блок, выход которого соединен с первым входом выходного сум матора, выход которого  вл етс  выходом квадратора, блок умножени , введены регистр, аналого-цифровой, цифроаналоговый преобразователи и тактирующий блок причем выход тактирующего блока соеди нен с управл ющими входами выходного сумматора и регистра, первый выход кот рого соединен с входом квадратирующего блока, а второй и третий выходы подклю чены соответственно к первому и второму входам блока умножени , выход которого соединен со вторым входом выходного сумматора, а первый вход регистра соединен с выходом сумматора, первый вход которого подключен к входу квадратора и входу аналого-цифрового преобразовател  выход которого соединен со вторым входом регистра и входом цифрю- аналогового преобразовател , выход которого подключен ко второму входу сумматора . На чертеже приведена блок-юхема квадратора. Квадратор содержит сумматор 1, анаЛОГО--41ИФРОВОЙ преобразователь (АЦП) 2, цифроаналоговый преобразователь (ЦАП) 3, регистр 4, квадратнрук ций блок 5, блок 6 умножени , выходной сумматор 7, тактирующий блок 8. Квадратор работает следующим образсим . Входной сигнал X поступает на вход AUn 2 низкой точности и поеобразуетс  в дифровой код N 2. Входной сигнал X поступает на первый вход сумматора 1, а на второй его вход  оступает сигнал с выхода ЦАП 3, обратный по знаку относительно сигнала X. На выходе сумматоре 1 формируетс  сигнал F/(, где С, и С -шаги дискретизации по уровню дл  сумматора 1 3; N и N. -значени  кодов на выходе сумматора 1 и А1Ш 2. Коды, соответствующие N и Мл ,череэ регистр 4 поступают на цифровой квадратирующий блок 5 и блок 6 умножени , где формируютс  коды, соответствующие ,,..N. ( N..( 1 N.22 оответственно. Значени  N,M, ), N 2 2 соответствуют старшим и младшим оловинам разр дов кодов дл  N и N ормируемых соответственно сумматором и АЦП 2. Выходной сумматор 7 прозводит сложение этих кодов, так что а его выходе формируетс  цифровой код N 7, пропорциональный X , с погрешостью , определ емой в основном погрещост ми сумматора 1 и ЦАП 3, которые ыполн ютс  точными, где V

-С учетом () из (2) поточим

Гс пелью сокращени  аппаратурных за- 5 трат квадр тирукший блок 5 и блок 6 умвожени  нспользуютс  многократно дл  реа изацви условв  (2). Например, в nep-i

. BOM такте квадрати1 кш1им блоком 5 вое-, прой юпнтс  первое слагаемое, блокс ю 6 умножени  - вггорое и третье слагаемое, а выходной сумматор 7 производит их сложение и накапловает сумму. Во втором такте блоком 6 yifHOKeHHH воспроизводитс  четвертое и петое слагаемые, а is хвадратирук цим блоком 5 - шестое слащемое . Выходной сумматор 7 к накоплейкому значению в первом такте суммирует четвертое, п тое и mecix e слагаемые и к KOHiiy второго такта формирует 20 результат преобразовани . Тактирование

ос; шествлнетс  тактирующим блоком 8,

который может быть выполнен на основе генератора тактовых импульсов или распределител  импульсов.

Сумматор 1 выполнен, например, в виде последовательно соединенных анало- гового сумматора и АЦП.

Достоинством предлагаемого устройства  вл етс  наличие малоразр дных блоков и низкие требовани  к -точности и стабильности характеристик АЦП да счет компенсаций погрешности АЦП выходном сумматоре сигналом, завис ши 1 от точной разности между входным сш налом X и сигналом с выхода ЦАП. Таким образом, .данный квадратор может быть построен на базе серийных линейных и малоразр дных цифровых интегральных схем.

Технико-экономическ эффект заклк -. чаетс  в повышении точности Предлагаемого квадратора.

Claims (1)

1. КВАДРАТОР, содержащий сумматор, квадратирующий блок, выход которого соединен с первым входом выходного сумматора, выход которого является выходом квадратора, блок умножения, отличающийся тем, что, с це- лью повышения точности, в него введены регистр, аналого-цифровой преобразователь, цифроаналоговый преобразователь и тактирующий блок, причем выход тактирующего блока соединен с управляющими входами выходного сумматора и регистра, первый выход которого соединен с входом квадратируюшего блока, а второй и третий выходы подключены соответственно к первому и второму входам блока умножения, выход которого соединен с вторым входом выходного сумматора, а первый вход регистра соединен с выходом сумма- тора, первый вход которого подключен к входу квадратора и входу аналого-цифрового преобразователя, выход которого { соединен с вторым входом регистра и входом цифроаналогового преобразователя, выход которого подключен к второму входу сумматора. · со. сэ м СБ