Изобретение относитс к импульсной технике и может использоватьс в анапого цифровых преобразоватеп х, предназначенных дл измерени измен ющихс напр жений , обеспечива при простой технической реализации высокое быстродействие. Известен аналого-цифровой преобразова тель с проведением коррекции в процессе поразр дного уравновешивани , содержащий два сравнивающих устройства, два преобразоввггел кода в напр жение, регистр триггеров, логические схемы, тактовый ге нератор, распределитель импульсов, в котором один вход второго сравнивающего устройства подключен к источнику измер емого сигнала, второй вход соединен с схемой суммировани напр жений преобразователей кодов в напр жени , выходы сравнивающих устройств соединены с входами дополнительных схем совпадени , к другим входам которых подключены выходы распределител тактовых импульсов, од ни входы дополнительных схем совпадени соединены с схемами сложени , а другие - С схемами вычитани единицы , включенными в младшие разр ды регистра триггеров; управл ющие входы второго преобразовател кода в напр жение соответственно соединены с шинами распределител тактовых импульсов младщ1гх разр дов преобразовател JlJ . Однако импульсы с выходов схем совпадени одновременно поступают на установочный вход триггеров младших разр дов и в цепь переноса, в св зи с чем нормальное функционирование регистравозможно только при включении в цепи переноса дополнительных схем задержек, что приводит к увеличению времени преобразовани . Кроме того, область применени таких устройств ограничена невозрастающими натр жени ми. Наиболее близким по технической сущности к предлагаемому вл етс устройство , содержащее блоки сравнени преобразовЕггель кодов в напртжение, блок контрольных напр жений, блоки суммированиа напр жений, логические элементы, ге- нератор тактовых импульсов, распредепитепь тактовых импульсов, дополнительный преобразователь кода в напр жение, анало говый выход которого подключен к блоку суммировани компенснрунхцих нбпр ;«ений а цифровой выход соединен с входом циф рового сумматора, на другой вход которого подключен цифровой выход основного преобразовател кода в напр жение 21 . В этом устройстве быстродействие определ етс временем преобразовани основ ного преобразовател коа-напр жение (ПК и временем суммировани цифрового сумма тора. Преобразователь может работать как рбласти возрастающих, так и в обласгги убывающих измер емых напр жений. Увели Чение быстродействи и расширение област Применени достигаетс введением в устройство дополнительных узлов: блока конт рольных напр жений, схемы сравнени , ан логовой схемы суммировани , цифрового сумматора. Усложнение схемы дл обеспечени повышенного быстродействи вл етс главным недостатком этого устройства. Целью изобретени вл етс упрощение работы устройства при сохранении высоко го быстродействи . Цель достигаетс тем, что в ана:1ого- цифровой преобразователь с коррекцией динамических погрешностей, содержащий первый блок сравнени , один вход которого соединен с щиной (Входного и первыми входами второго и третьего блоков Сравнени , второй вход первого бпока сравнени соединен с первыми входами блоков суммировани и вычитани н.апр жений и с выходом основного ПКН, второ вход второго блока сравнени соединен с выходом блока суммировани , а вто;рой вход третьего блока сравнени соединен с выходом блока вычитани напр ж€ НЙй, вторые входы блоков суммировани и вычитани соединены с выходом вспомогательного ПКН, выход генератора тшсто вых импульсов соединен с входом распределител тактовых импульсов (РТИ), введены инверторы, регистр, элементы И, причем вход первого инвертора соединен с выходом второго блока сравнени , а его выход соединен с первыми входами первого , второго и третьего элементов И, второй вход первого элемента И соединен с первыми входами четвертого и восьмого элементов И, с первым входом вспомогательного ПКН, с единичным входом четвертого разр да регистра и с третьим выходом РТИ, второй вход второго элемента И соединен с первыми входами п того и дев того эпементов И, с вторым входом вспомогательного ПКН, с четве гTbiM выходом РТИ и с единичным вхопом п того разр да регистра, второй вход третьего элемента И соегшиен с первым входом дес того элемента И и с п тым выходом РТИ, выход третьего бпока сравнени соединен с входом второго инвертора и с вторыми входами четвертого и п того элементов И, выход второго инвертора соединен с вторыми входами восьмого и дев того элементов И, выход первого блока сравнени соединен с первыми входами шестого и седьмого эпементов И, с третьими входами восьмого и дев того элементов И и с вторым входом дес того элемента И, третий вход вспомогательного ПКН соединен с единичным входом первого разр да регистра и с нулевым выходом РТИ, второй вход шестого элемента И соединен с первым выходом РТИ и с единичным входом второго разр да регистра, второй вход седьмого элемента И соединен с вторым выходом РТИ и с единичным входом третьего разр да регистра, нулевой вход первого разр да регистра соединен с выходом шестого элемента И, нулевой вход второго разр да регистра соединен с выходом седьмого элемента И, счетный вход вычитани второго разр да регистра соединен с выходом четвертого элемента И, счетный вход сложени третьего разр да регистра соединен с выходом первого элемента И, а счетный вход вычитани - с выходом п того элемента И, нулевой вход третьего разр да регистра соединен с выходом восьмого элемента И, счетньЕЙ вход сложени четвертого разр да регистра соединен с выходом второго элемента И, нулевой вход четвертого разр да регистра соединен с выходом дев того элемента И, счетный вход п того разр да регистра соединен с выходом третьего элемента И, нулевой вход п того разр да регистра соединен с выходом дес того элемента И, с первого по п тый выходы регистра соединены соответственно с входакти основного ПКН. На чертеже представлена структурна электрическа схема предлагаемого преобразовател . Преобразователь содержит блоки сравнени 1,2,3, аналоговые блоки суммировани 4 и вычитани 5 напр жений, вспомогательный 6 и основной 7 преобразователи код-напр жение, первый инвертор 8 и второй инвертор 9, генератор т ктовых импульсов Ю, распределитель тактовых импульсов 11, регистр 12, элемент, И 13-22. Преобразователь работает следующим образом. Импульсом Хдустанавливаетс начальное состо ние, при этом включаютс стар шие разр ды преобразователей кодов 7 и 6 Затем с шин распределител 11 поспедовательно выдаютс импульсы Х и Х2 и производитс ураврювешивание старшими разр дами ПКН 7 как в известных преобразовател х . Блоки сравнени 1,2,3 вырабатывают сигнал I, если , , -, О, еспи , -v-U, U UQ-UJ соответственно. Будем считать первг 1ми старшие разр ды в преобразовател х 6, 7 и регистре 12, тогда младший разр д в регистре 12 и преобразователе 7 будет п тым, а в npe образователе 6 - третьим. Импульс Х устанавливает в единичное состо ние четвертый разр д регистра 12 и может пройти на один из трех входов регистра: установку нул третьего разр - да, счетный вход сложени третьего разр да , либо счетный вход вычитани второго разр да. При UQ и DO+U,импульс Ко, проходит лишь в цепь установки единицы четвертого разр да Число в регистре увеличиваетс на 2 единицы младшего разр да, как и в обычном ПКН поразр дного сравнени . При УО К оимпульс кроме установки в единицу четвертого разр да проходит через элемент 18 в цеп установки нулевого состо ни третьего разр да. В результате число в регистре уменьшаетс на 2 единицы, как и в обычном ПКН поразр дного сравнени . При Uy UQ-vU,импульс XT, кроме установки в единицу четвертого раз р да (при этом число в регистре увеличиваетс на+2 единицы) через элемент 16 проходит на счетный вход сложени третьего разр да, чем увеличивает число в регистре на +4 единицы. В результате число в регистре увеличиваетс не на +2 единицы, как в обычном ПКН поразр дного Сравнени , а на+2 +4 +6. Таким образом происходит коррекци процесса преобразовани на +4 единицы. При импульс Х-1 кроме установки в единицу четвертого разр да (при этом число в регистре увеличиваетс на+2 единицы), через элемент 14 проходит на счетный вход вычитани второго разр да, чем уменьшаетс числю 7 8 в регистре на -8 единиц. В результате число в регистре уменьшаетс +2 - единиц. Таким образом происходит коррекци процесса преобразовани на -4 ед1ь ницы. Аналогично импульсом Х может быть проведена коррекци на+2 единицы мл. разр да. Импульсом Х, число в регистре может быть изменено на единицу в сторону увеличени через элемент 21 и в сторону уменьшени через элемент 22. Использование предлагаемого устройства позволит при высоком быстродействии упростить известное устройство, исключив из него наиболее сложные узлы, такие, как цифровой сумматор, аналоговый сумматор, блок контрольных напр жений. формула изобретени Аналого-цифровой преобразователь с коррекцией динамических погрешностей, содержащий первый блок сравнени , один вход которого соединен с шиной входного сигнала и первыми входами второго и третьего блоков сравнени , второй вход первого блока сравнени соединен с пер )выми входами блоков суммировани и вычитани напр жений и с выходом основного преобразовател код-непр жение, второй вход второго блока сравнени соединен с выходом блока суммировани ,- а второй вход Третьего блока сравнени соединен с выходом блока вычитани напр жений , вторые входы блоков суммировани и Вычитани соединены с выходом вспомогательного преобразовател код-напр жение, выход генератора тактовых импульсов соединен со входом распределител тактовых импульсов, отличающийс тем, что, с целью упрощени работы устройства при сохранении высокого быстродействи , в него дополнительно введены инверторы , регистр, элементы И, причем вход первого инвертора соединен с выходом второго блока сравнени , а его выход соеди- . нен с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И соединен с первыми входами четвертого и восьмого элементов И, с первым входом вспомогательного преобразовател код-напр жение, с единичным входом четвертого разр да регистра и с Третьим выходом распределител тактовых импульсов, второй вход второго элемента И соединен с первыми входами п того и дев того элементов И, с вторым входом вспомогательного преобразовател код