SU748863A1 - Аналого-цифровой преобразователь - Google Patents

Description

(54) АНАЛСГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относитс  к измерительной и вьгаислительной технике и может быть использовано дл  преобразовани  аналоговых сигналов в цифровой код. Известен преобразователь напр жени  в код, содержащий схему сравнени  с выходным каскадом, распределитель импульсов, шфроаналоговый преобразователь , генератор импульсов запуска, вентили, дискриминаторы положительного и отрицательного уровней и схему ИЛИ, причем входы дискриминаторов соединены с соответствующими выходами схемы сравнени , а выходы дискриминаторов через схему ИЛИ подключены к вентиjiro , другчэй вход которого соединен с выходом источника импульсов запуска i. Данный преобразователь обладает маЛЬПУ быстродействием, вследствие применени  точного преобразовател  коднапр жение и точного блока сравнени , требующих большего врет.1ени установлени Известен также преобразователь напр жени  в цифровой код, содержащий два пороговых элемента, преофазователь код-напр жение, регистр, логический блок, распределитель импульсов, блок запрета, генератор импульсов 2. Недостаток устройства состоит в малом бьгстродействии, так как оно имеет два канала прео аэовани : грубый и точный, т.е. грубые уравновешивани  корректируютс  точными тактами . Поэтому цикл тфеобразовани  такого феобразовател  разбиваетс  на грубые операции уравновешивани  и несколько точных корректирующих операций уравновешивани , которые по длительности значительно больше, чем грубые такты. Цель изобретени  - повышение быстродействи  преобразовател . ставленна  цель достигаетс  т&л, что в аналого-цифровой преобразователь, содержащий генератор импульсов, выход которого соединен с первым входом блока запрета, выход которого соединен со входом распределител  импульсов, первые

выходь которого соединены с первыми входаки логического блока и первыми входами регистра, а выходы логического блока соединены с вторыми входа т  регистра, причйу выходы регистра соединены со входами преобразовател  коднапр жение выход которого соединен с первыми входами первого и второго пороговых элементов, введены усилитель разности, переключающий блок, триггер, дополнительный преобразователь кодйапр женйе , регистр-счетчик и дополнительный логический блок , причем шина входного сигнала соединена с вторым входом первого порогового элемента и первым входом усилител , выход которого соединен со вторым вхЬдом второго порогового элемента, а его рторой вход соединен с выходом дополнительного преобразовател  код-напр жение, входы которого соединены с единичными ;выходами регистра-счетчика, в котором нулевой выход предыдущего разр да соединен со счетным входом последующего разр да, причем счетный вход первого разр да соединен с первым выходом логического блока, входы реГистра-счетчика соединен с выходами дополнительного логического блока, первые входы Которого соединены с выходами регистр вторые входы соединены с выходами распределител  импульсов, а третьи входы со вторым входом блока запрета, С ёдиничньгм выходом триггера и с первым входом переключающего блока, при этом второй выход распределител  импульсов соединен со входом триггера , нулевой выход которого соединен со вторым входом переключакнцего блока , третий вход которого соединен с выходом первого порогового эЛелента, а четвертый вход с вьгходом второго порогового элемента, при этом выход соединен со вторыми входами логического блока,

На фиг, 1 представлена структурна  схема аналого-цифрового преобразовател  на фиг. 2 - диаграмма работы . устройства.

Оно содержит порогчэвые элементы 1 2, преобразователь код-нагф жение 3, реристр 4, состо щий из триггеров 17 пам ти, логический блок 5, состо щий из элементов совпадени  на каждый разр д , распределитель 6 импульсов, блок запрета, состо щий из элемента совпадени  и одновибратора 16, генератор 8 импульсоп, усилитель 9 разности, переклгочающий блок Ю, состо щий из

двух элементов совпадени  и элемента ИЛИ, триггер 11, дополнительный преобразователькод-напр жени  12, регистр-счетчик 13 и дополнительный логический блок 14 состо щий из элементов совпадени  на три входа.

Устройство работает следующим образом . В начальный момент времени триггер 11 находитс  в таком состо нии,

что открыт элемент совпадени  в переключающем блоке Ю, который пропускает информацию с порогового элемента 1, этим же сигналом открыты все элементы совпадени  в дополнительном логическом блоке 14 и элемент совпаде,ни  в блоке 7 запрета. Импульсы с генератора 8 импульсов поступают на распределитель 6 импульсов. Начинаетс  поразр дна  отработка компенсирующим

0 напр жением ( U ) преобразователем код-напр жение 3 входного сигнала. Причем урав;новещивание происходит на . первом пороговом элементе, так как только р него информаци  о процессе

5 уравновешивани  поступает на логический блок 5, информаци  со второго порогового элемента не снимаетс , так как закрыт его элемент совпадени  триггера 11.

Q Одновременно информаци  с регистра 4 при помощи дополнительного логического блока 14 и тактовых импульсов распределител  импульсов записываетс  в регистр-счетчик 13., Таким образом, с началом процесса уравновешивани  входного сигнала Uj, компенсирующим напр жением и,4 грубого преобразовател  код-напр жение 3 начинает выдел тьс  и усиливатьс  разность усилителем 9 разностимежду входным сигналом Uy и точным дополнительным преобразователем код-напр жение 12. Этосделало дл  уменьшени  времени, отводимого на такт коррекции, так как усилитель 9 разности успеет выйти из насьщгени  за врем  уравновешивани  входного сигнала на первом пороговом устройстве и будет находитьс  в активной зоне, за ф счет ч.его значительно уменьшитс  переходной процесс после окончани  процесса уравновешивани  на первом пороговом элементе. После окончани  процесса уравновешивани  входногосигнала L/x компенсирующим напр жении

Claims (2)

1. на пороговом элементе 1 последним тактовьгм импульсом (его задним фронтом ) распределител  6 импульсов переброситс  триггер 11,который запустит одновибретор в блоке 7 запрета и имI пульсы с генератора импульсов не будут поступать на распределитель импульсов в то же врем  в дополнительном логическом блоке 14 будут закрыты все элементы совпадени  нулевым уровнем триггера 11, кроме одной , котора  тактируетс  последним импульсом распределител  импульсов. В переключающем блоке Ю в это врем  триггер 11 за кроет элемент совпадени  первого порого вого элемента и откроет элелент совпаде ни  второго порогового элемента, В результате чего во втором такте цикла преобразовани  будет уравновешиватьс  уже усиленна  разность усилител  9 разности между входным сигналом и компенсирующим напр жением U преобразовател  код-напр жение 12 (см. фиг.2). Как только переходной процесс в усилителе разйости закончитс  окончательно (а длительность запрещающего импульса одновибратора выбираетс , исход  из динамических свойств усили е л  разности), единичный уровень с одно вибратора 16 откроет элемент совпаде .ни  в блоке запрета и импульсы с генератора импульсов начнут поступать на распределитель импульсов. Начнетс  поразр дна  отработка на пороговом элементе 2 усиленной разности напр жеи й входного сигнала и компенсирующего. После того как процесс уравновешивани  закончитс , производитс  коррекций результата преобразовани , произведенного на первом пороговом элементе, который хранитс  в счетчике-регистре 13. Коррекци  производитс  в конце всего цикла преобразовани  импульсов с шины 6 распределител  импульсов. В течение этого времени производитс  съем . информации с шин регистра-счетчика 13 (старшие разр ды) и шин, кроме 1-ой, регистра 4 (младшие разр ды). Таким образом, весь цикл преобра.зовани  (фиг. состоит из двух тактов уравновешивани , а они в свою очередь состо т из элемен тарных текстов уравновешивани ,причем 1-ый элементарный такт уравновешивани  второго такта в цикле преобразовани предназначен дл  коррекции инструментальной погрешности старших разр дов, определ емых на первом такте. . Внедрение аналого-цифрового преобразовател  обеспечивает по сравнению с известными устройствами более высокое быстродействие при малых аппаратурных затратах, так как простой поразр днь 1 преобразователь строитс  на малоточнь1х быстродействующих узлах, в результате чего уменьшаетс  врем  такта уравновешивани . Особенно большой выигрыш в оборудовании и быстродействии достигаетс  при построешш прецизионных быстродействующих преобразователёй напр жение-код ( 11 разр дов ). Формула изобретени  Аналого-цифровой преобразователь, содержащий генератор импульсов, выход которого соединен с первьУм вхолом блока запрета, выход которого соединен со входом распределител  импульсов, первые выходы которого соединены с первыми входами логического блока и первьши входами регистра, а выходы логического блока соединены со вторыми входами рагистра, причем выходы регистгра соединены со входами преобразовател  код-напр жение, выход которого соединен с первыми входами первого И второго пороговых элементов, отличающийс  тем, что, с цеттью повышени  быстродействи , в него введены , усилитель разности,переключаюШий блок, триггер, дополнительный преобразователь код-напр жение, регистр-счетчик и дополнительный логический блок, причем Шина входнб1Ч5 сигНйЛй соединена с вторым входом первого пбрЬгбвогю элемента и первый входом усилител , выход которого соединен со вторым входом второго порогового элемента, а его второй вход соединен с выходом дополнительного преобразовател  код-напр жение , входы которого соединены с единичными выходами регистра-счетчика, в котором нулевой выход предыдущего разрйда соединен со счетным входом последуюшего разр да, причем счетный вход первого разр да соединен с первым выходом дополнительного логического блока, входы регистра счетчика соединены с выходами дополнительного логического блока, первые входы которого соединены с выходами регистра, вторые входы соединены с выходами распределител  импульсов, а треть  входы - со вторым входом блока запрета, с единичным выходом триггера и с первым входом переключающего блока, при этом второй выход распределител  импульсов соединен со входом триггера, нулевой выход которого соединен со вторым входом переключающего блока, третий вход коToporo соединен с выходом первого по7 роговогю элемента, а четвертый вход е вйхонбм второго порогового элемента при этом выход соединен со вторыми входами логического блока. Источгапси информации, прин тые во внимание при экспертизе 3 1.Авторское свидетельство СССР МЬ 24О343, кл. Н 03 К 13/18, 1969.
2. 2.Авторское свидетельство СССР N9 2ОО882, кл. Н ОЗ К 13/17, 09.10.67 (прототип).