SU1383210A1 - Устройство дл измерени длительности импульсных сигналов - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано при построении анализаторов импульсных сигналов. Целью изобретени   вл етс  повьппение точности выполн емых измерений. Устройство содержит входную шину 1, компараторы 2 и 12, реверсивный регистр 3 сдвига, элементы И 4-8 и 26, регистр 9 подбора цифрового эквивалента , цифроаналоговый преобразователь 10, усилитель 11, элемент ИЛИ-НЕ 13, генератор 14 импульсов, шину 22 логической единицы, триггер 25, счетчик 27 импульсов. Дл  достижени  поставленной цели в устройство дополнительно введены элемент ИЛИ 15, формирователь 16 коротких импульсов, счетчик 17 импульсов, оперативное запоминающее устройство 18, регистр 19 подбора цифрового эквивалента, .до - полнительный цифрраналоговый преобразователь 20, компаратор 21, триггер 2.3 и элемент И 24. Двоичный код, эквивалентный длительности измер емо- го импульсного воздействи , формируетс  на выходе счетчика 27 импульсов . 1 ил. с б (Л

Description

Изобретение относитс  к электроизмерительной технике и может быть использовано при построении анализаторов импульсных сигналов.

Цель изобретени  - повышение точности измерени .

На чертеже приведена структурна  схема устройства дл  измерени  длительности импульсных сигналов.

Устройство содержит вх одную шину иgx Is первый компаратор 2, реверсивный регистр 3 сдвига, п ть элементов И 4 - 8, регистр 9 подбора цифрового эквивалента, цифроаналоговый преобра зователь 10, усилитель 11, второй компаратор 12, элемент ИЛИ-НЕ 13, генератор 14 импульсов, элемент ИЛИ 15,формирователь 16 коротких импульсов , дополнительный счетчик 17 импульсов, оперативное запоминающее устройство 18, дополнительный регистр 19 подбора цифрового эквивалента , дополнитёльньй цифроаналоговый преобразов атель 20, дополнительный компаратор 21, шину 22 логической единицы, дополнительный триггер 23, дополнительный элемент И 24, триггер 25, шестой элемент И 26, счетчик 27 импульсов, суммирующий вход которого соединен с выходом шестого элемента И 26 и через элемент ИЛИ 15 соединен с тактовым входом дополнительного счетчика 17 импульсов, а вычитающий

вход счетчика 27 импульсов соединен

с выходом дополнительного элемента И 24 и вторым входом элемента ИЛИ 15, третий вход которого соединен с выходом переполнени  дополнительного счетчика 17 импульсов, причем первый и второй входы управлени  реверсивного регистра 3 сдвига соединены соответственно с пр мым и инверсным входами первого компаратора 2, тактовый вход соединен с выходом элемента ИЛИ- НЕ 13, а выходы реверсивного регистра 3 сдвига соответственно соединены с первыми входами первых п ти элементов И 4 - 8, вторые входы которых соединены между собой, кроме входа п того элемента И 8, и соединены с выходом генератора 14 импульсов и первым входом элемента ИЛИ-НЕ 13, второй вход которого соединен с выходом п того элемента И 8, а третий

вход - с выходом последнего разр да реверсивного регистра 3 сдвига, при этом второй вход п того элемента И 8 соединен с инверсным выходом первого

O

5 0 5 0

5

0 с

5

компаратора 2,   пыходм первого 4, второго 5, третьего -6 и четвертого 7 элементов И соединены с соответствующими счетными входами регистра 9 подбора цифрового эквивалента. Кроме того, выход цифроаналогового преобразовател  10 через усилитель 11 соединен с первым входом второго компаратора 12, второй вход которого соединен с первым входом первого компаратора 2 и соединен с шиной 1 входного сигнала, а выход второго компаратора 12 соединен с R-входом триггера 25 и С-входом дополнительного триггера 23 и через формирователь 16 короткого импульса соединен с установочным входом дополнительного счетчика 17 импульсов, причем выход триггера 25 соединен с управл ющим S-вхбдом оперативного запоминающего устройства 18 и первым входом шестого элемента И 26, второй вход которого соединен с BTopbjM входом дополнительного элемента И 24 и выходом генератора 14 импульсов, а первый вход дополни- : тельного элемента И 24 соединен с пр мым выходом дополнительного триггера 23, причем П-входы обоих триггеров 23 и 25 соединены между собой и соединены с шиной 22 источника логической единицы. Кроме того, первый вход дополнительного компаратора 21 соединен с выходом усилител  11, второй вход - с выходом дополнительного цифроаналогового преобразовател  20, а выход соединен с R-входом дополнительного триггера 23, при этом выходы первых четырех элементов И 4 - 7 соединены с информационными входами оперативного запоминакгщего устройства 18, причем первый инфор мационньй вход соединен с тактовым входом триггера 25, адресна  шина оперативного запоминающего устройства 18 соединена с выходами дополнительного счетчика 17 импульсов, а выходы оперативного запоминающего устройства 18 через до/1олнительный регистр 19 подбора цифрового эквивалента соединены с входами дополнительного цифроаналогового преобразовател  20,

Устройство дл  измерени  длительности импульсных работает следующим образом.

В исходном состо нии регистры 9 и 19 подбора цифрового эквивалента, счетчики 17 и .27 импульсов и тригге

ры 23 и 25 наход тс  в нулевом состо нии , а в первой  чейке реверсивного регистра 3 сдвига записана логическа  1.

Управление работой реверсивного регистра 3 сдвига осуществл етс  при помощи сигналов, поступающих на его . управл юп;ие входы V , и V 2 с пр мого и инверсного выходов первого компа- ратора 2. В зависимости от этих сигналов измен етс  режим работы регистра 3 сдвига, С приходом тактового импульса, при и , осуществл етс  сдвиг 1 из первой  чейки реверсивного регистра 3 сдвига во вторую, т.е. сдвиг 1 вправо, а при V 0 и осуществл етс  сдвиг 1 в обратную сторону, т.е. влево.

Элемент ИЛИ-НЕ 13 введен в схему устройства дл  предотвращени  сдвига 1 из первой,  чейки влево и из старшей  чейки реверсивного регистра 3 сдвига вправо, так как в противном случае реверсивный регистр 3 сдвига полностью обнул етс , а это в свою очередь приводит к нарушению работоспособности устройства. При наличии О на втором и третьем входах элемента ИЛИ-НЕ 13 разрешаетс  прохож- дение тактовых импульсов от генератора 14 импульсов на счетный вход реверсивного регистра 3 сдвига. Как только 1 переписываетс  в старщий разр д реверсивного регистра 3 сдви- га, элемент ИЛИ-НЕ 13 запрещает дальнейшее прохождение тактовых импульсов , тем самым запрещаетс  сдвиг 1 вправо. Как только 1 записываетс  в первую  чейку реверсивного регистр 3 сдвига и если на инверсном выходе компаратора 2 присутствует уровень логической 1, элемент ИЛИ-НЕ 13 запираетс  и запрещает сдвиг 1 влево

Импульсное воздействие, подлежаще измерению, поступает на входную шину 1 устройства. При помощи импульсов, поступающих с генератора 14 тактовых импульсов производитс  дискретизаци  входного сигнала во времени. Так как регистр 9 подбора цифрового эквивалента находитс  в первый момент времени t в нулевом состо нии, то выходное напр жение ЦАП 10 равно нулю. При увеличении U.j,(t) компаратор 2

срабатывает и на его пр мом выходе по вл етс  сигнал логической 1, а на его инверсном выходе О. Вследствие этого в реверсивном регистре 3

5

Q

0 5 jQ .

,

5

0

5

сдвига производитс  сдвиг 1 из первой  чейки во вторую. Элемент И 7 открываетс , и тактовьй импульс с выхода генератора 14 1-гмпульсов поступает на счетный вход первого триггера регистра 9 подбора цифрового эквивалента и одновременно устанавливает триггер 25 в единичное состо ние. При этом элемент И 26 открываетс  и тактовые импульсы от генератора 14 импульсов проход т на суммируюш 1й вход счетчика 27 импульсов одновременно через элемент ИЛИ 15 тактовые импульсы поступают на тактовый вход счетчика 17 импульсов, которьй последовательно перебирает адреса оперативного запоминающего устройства 18, причем логическа  1 на пр мом выходе триггера 25 переводит оперативное запоминающее устройство 18 в режим записи. При помощи цифроаналогового преобразовател  10 код регистра 9 подбора цифрового эквивалента преобразуетс  в напр жение Ugj,, цифроаналогового преобразовател  10, которое поступает на первый вход компаратора 2. На первом такте преобразовани  Ug, q, т.ак как в единичном состо нии находитс  только триггер младшего разр да РПЦЭ 9 (q - величина одного кванта преобразовани  по уровню),

Затем происходит сравнение и„..(ь)

/

с Ugy . Если Ct) Ug, , то компаратор 2 не измен ет своего состо ни . Элемент ИЛИ-НЕ 13 открыт и вторым тактовым импульсом 1, записанна  во второй  чейке реверсивного регистра 3 сдвига, сдвигаетс  в его третью  чейку. Элемент И 7 запираетс , а элемент И 6. открываетс  и по заднему фронту второго тактового импульса второй триггер регистра 9 подбора цифрового эквивалента переводитс  в единичное состо ние. ТогД а ,q+2q. В дальнейшем процесс преобразовани  повтор етс .

Как только и.,„ (t) U „,,.,, происхоII It DP л

дит сдвиг 1 в реверсивном регистре 3 сдвига влево, тем самым уменьшаетс  величина приращени  выходного сигна- U-..„ . Одновременно в ОЗУ 18 произl7VlX

ВОДИТСЯ запись кодов,соответствующих величине приращений до момента времени t , которое определ етс  максимальным напр жением динамического диапазона устройства и длительностью измер емого импульса. Из этих условий выбираетс  разр дность счетчика 17.

513

При переполнении счетчика 17 импульсов на- его выходе Переполнение формируетс  уровень логической 1, запрещающий прохождение тактовых импульсов на счетный вход счетчика 17 импульсов.. Как только 1 в реверсивном регистре 3 сдвига при ее сдвиге влево достигает первой его  чейки, первые четыре элемента И 4 - 7 запи- раютс , тем самьтм предотвраща  поступление тактовых импульсов на счетные входы регистра 9 подбора цифрового эквивалента. Изменение состо ний триггеров регистра 9 подбора цифрового эквивалента прекращаетс  и на его выходе формируетс  цифровой эквива- ле нт, соответствующий пик16врму значению импульсного воздействи . Сигнал, соответствующий и с выхода цифро- аналогового преобразовател  10 поступает на вход усилител  11, коэффициент усилени  которого равен 0,1. На выходе усилител  11 формируетс  сиг-, нал уровн  О, 1 который поступа- ет на первый вход второго компаратора 12 на второй вход котррого поступает сигнал Ug(t) .

Как только Ugj( (t) становитс  меньше Ojl второй (компаратор 12 срабатывает и переводит триггер Z5 в нулевое состо ние, шестой элемент И 26 закрываетс , прекраща  дальнейшее поступление тактовых импульсов на суммирующий вход счетчика 27 импульсов , и «устанавливает триггер 23 в единичное состо ние, разреша  прохождение тактовых импульсов через элемент И 24 на вычитающий вход счетчика 27 импульсов. При этом логичес- кий О на пр мом выходе триггера 25 переводит оперативное запоминающее устройство 18 в режим считывани , -а логическа  1 на выходе третьего компаратора 21 через формирователь 16 короткого импульса обнул ет счетчик 17 импульсов.

Одновременно тактовые импульсы с выхода элемента И 24 через элемент ИЛИ 15 проход т на счетный вход счетчика 17 импульсов, последовательно измен   адресный код оперативного запоминающего устройства 18, Коды приращений с выхода оперативного запоминающего устройства 18 поступают на регистр 19 подбора цифрового эквивалента , работа которого аналогична рассмотренному, и на выходе цифроана- логового преобразовател  20 осущест

Q г 0 5

о Q ,

, 5

5

0

106

вл етс  восстановле.нне импульс(ого сигнала, подлежащего измерению, который поступает на второй вход третьего компаратора 21, на первом входе которого к этому моменту времени t устанавливаетс  сигнал 0,1 и лчкс- только вькодной сигнал цифроаналого- вого преобразовател  20 становитс  больше 0,1 и,;., компаратор 21 срабатывает , триггер 23 устанавливаетс  в нулевое состо ние, тем самым запре- ща  прохождение тактовых импульсов через элемент И 24 на вычитающий вход счетчика 27 импульсов. На его выХоде формируетс  двоичный код, эквивалентный длительности измер емого импульсного воздействи  па уровне 0,-1 .

Claims (1)

1. Формула изобретени 

   Устройство дл  измерени  длительности импульсных сигналов, содержа- щее последовательно соединенные регистр подбора цифрового эквивалента, цифроаналоговый преобразователь и первый компаратор, а также генератор импульсов, второй компаратор, счетчик импульсов, усилитель, триггер, шесть элементов И, элемент ИЛИ-НЕ и реверсивньм регистр сдвига, первьш и второй входы управлени  которого соединены соответственно с пр мым и инверсным выходами первого компаратора , а тактовый вход соединен с выходом элемента ИЛИ-НЕ, причем выходы реверсивного регистра сдвига соответственно соединены с первыми входами первых п ти элементов И, вторые входы которых соединены между собой, кроме входа п того элемента И, у соединены с выходом генератора импульсов и первым входом элемента ИЛИ-НЕ, второй вход которого соединен с выходом п того элемента И, а третий вход - с выходом последнего разр да реверсивного регистра сдвига, при этом второй вход п того элемента И соединен с инверсным выходом первого компаратора , а выходы первого, второго, третьего и четвертого элементов И соединены с соответствующими счетными входами регистра подбора цифройого эквивалента , выход цифроаналогового преобразовател  соединен с вторым входом первого компаратора, а через усилитель - с первым входом второго компаратора , второй вход которого соединен с первым входом первого компара7138

   тора и шиной входного сигнала, а выход второго компаратора соединен с R-входом триггера, причем выход триггера соединен с первым входом шестого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход соединен с суммирующим входом счетчика импульсов, отличающеес  тем, что, с целью ни  точности измерени , в него введе- ны элемент ИЛИ, формирователь короткого импульса, оперативное запоминающее устройство, счетчик импульсов, регистр подбора цифрового эквивален- та, цифроаналоговый преобразователь, триггер, элемент И, компаратор, первый вход которого соединен с выходом усилител , а второй вход - с выходом дополнительного цифроаналогового пре- образовател , выход дополнительного триггера соедине н с первым входом дополнительного элемента И, второй вход которого соединен с выходом генератора импульсов, а R-вход дополнительно- гр триггера соединен с выходом дополнительного компаратора, причем D-BXO- ды обоих триггеров соединены с ист точником логической единицы, а тактовый вход дополнительного триггера соединен с входом формировател  ко

   8

   роткого импульса и с выходом второго компаратора, выходы первых четырех элементов И соединены с информационными входами оперативного запоминающего устройства, причем первый информационный вход соединен с тактовым входом триггера, а управл ющий вход оперативного запоминающего устройства соединен с пр мым выходом триггера, при этом адресна  шина оперативного запоминающего устройства соединена с выходом дополнительного счетчика импульсов , тактовый вход которого соединен с выходом элемента ИЛИ, установочный вход - с выходом формировател  короткого импульса, а выходы оперативного запоминающего устройства соединены с соответствующими счетными входами дополнительного регистра подбора цифрового эквивалента, выходы которого соединены с входами дополнительного цифроаналогового преобразовател , первый вход элемента ШТИ соединен с выходом шестого элемента И, второй его вход соединен с выходом дополнительного элемента И И вычитающим входом счетчика импульсов, а третий вход соединен с выходом переполнени  дополнительного счетчика импульсов .