SU676931A1 - Цифровое устройство дл измерени параметров ударного импульса - Google Patents

Description

ход которого соединен с входом счетной декады старшего разр да, выход :Счетной декады младшего разр да через инвертор соединен с другим (входоМ третьего логического элемента И-НЕ, а выход цифро-анаЛОГ01ВОГО преобразовател  подключен к другим .входам нуль-.органов.

Кроме того, в устройство донолнительно введены две счетные декады младшего разр да и две счетные декады старшего разр да, четыре лопичеоких элемента И и триггер улра-влени , первый выход которого подключен к одним вxoдa м первого и второго логических элементов И, второй выход триггера у пра1влени  соединен с одними входами третьего « четвертого логических элементов И, другие входы первого и третьего логических злементов И подключены к выходу третьего логического элемента И-НЕ, другие входы второго и четвертого логических элементов И соединены с выходом первого логического элемента И-НЕ, выходы первого и третьего логических элементов И подключены к входам соответствующих дополнительных счетных декад старшего разр да, а выходы второго и четвертого логических элементов И соединены с входами соответствующих дополнительных счетных декад младшего разр да.

На фнг. 1 приведена блок-схема цифрового устройства дл  измерени  параметров ударного нмпульса; на ф,иг. 2 и 3 - эпюры, по сн ющие p aidory устройства.

Цифровое устройство дл  измерени  параметров ударного км.пульса содержит интегратор / с логическим управлением, нуль-органы 2 к 3, источник опорного напр жени , соединенный с делителем 5 напр жени , формирователи 5 и 7 сигнала, логические элементы И-НЕ 5, 9 и 10, генератор // опорной частоты, инвертор 12, счетные декады 13-15 младшего разр да, счетные декады 16-18 старшего разр да, цифро-аиалоговый преОбразователь 19, триггер управлени  20 и логические элементы И 21-S4.

Устройство работает следующим образом ..

В начальный момент импульсом (фиг. 2 б), приход щим на шину «Сброс (не показана), счетные декады 13-15 младшего разр да и счетные декады 16- 18 старшего разр да устанавливаютс  в положение «О, на выходе цифро-аналогового преобразовател  19 образуетс  напр жение , равное нулю. При измерении пикового з-на-чени  ударного импульса на управл ющем входе 25 интегратора 1 с логическим отравлением отсутствует управл ющий сигнал. При этом интегратор / с логическим улравлевие.м работает в режиме усилени . Выход интегратора 1 с логическим управлением соел1Инен непосредственно с одним входом нуль-органа 2 и чергз

делитель 5 напр жени  с одним входом нуль-органа 3. На другие входы нуль-органов 2 и 3 поступает напр жение с выхода цифро-аналогового преобразовател  19.

На выходе нуль-органов 2 и 5 образуетс  положительный перепад напр жени , если входное .напр жение превышает нулевой уровень. Формирователи 6 н 7 сигнала преобразуют этот положительный перепад напр жени  в сигнал, необходимый дл  упр авлени  логическими элементами И-НЕ 5, 9 и 10, логическа  единица. Логические элементы И-НЕ 8, 9 vi 10 пропускают на входы счетных декад 13 и 16 младщего и старшего разр дов Импульсы с выхода генератора 11 опорной частоты. Напр же .ние на выходе цифро-аналогового преобразовател  19 повышаетс  до тех пор, пожа не сравн етс  с измер емым входным напр жением (фиг. 2а). При этом нуль-органы 2 Vi 3 будут иметь на выходах отрицательное напр жение, на выходах формирователей 6 и 7 сигнала по вл етс  напр жение , соответствующее логическому нулю, и импульсы счета с генератора 11 опорной частоты на входы счетных декад 13 и 16 младшего и старшего разр дов не поступают , так как логические элементы И-НЕ 8, 9 н 10 закрыты.

При увеличении измер емого входного нанр жени  в счетные декады 13 и 16 младшего и старщего разр дов вновь будут поступать имтульсы до выравнивани  напр жени  на выходе цифро-аналогового преобразовател  19 с измер емым входным напр жением.

При уменьшении измер емого входного напр жени  импульсы счета с генератора // опорной частоты в счетные декады 13 и 16 младщего и старшего разр дов не поступают , и напр жение на выходе цифро-аналогового преобразовател  19 остаетс  на прежнем уровне до тех пор, пока на щину сброса не поступит импульс сброса или .входное измер емое напр жение вновь не начнет увеличиватьс  и не превысит ранее измеренный уровень напр жени . Дл  повышени  быстродействи  устройства и дл  обеспечени  возможности измерени  импульсов малой длительности в устройстве используетс  принцип параллельного поступлени  счетных импульсов на входы счетных декад 13 и 16 младшего и старшего разр дов.

Измер емый входной сигнал поступает непосредственно на вход нуль-органа 2. выходное .напр жение которого управл ет поступлением счетных импульсов на счетн 1о декаду 13 младшего разр да. На вход нуль-органа 3, заправл ющего счетной декадой 16 старщего разр да, из.мер емое напр жение поступает с коэффициентом передачи 0,85-0,9. Значение резисторов делител  5 напр жени  подобраны таким образом , что по окончании поступлени  счетных импульсов 1В счетную декаду 16 старшего разр да (фиг. 2в) на вход счетной декады 13 младшего разр да до момента сравнени  на р жений постулит еще 10- 15 импульсов (фиг. 2г).

Тажим образом, иуль-орган 5 сработает раньше, чем нуль-орган 2, и на вход счетной декады 16 старшего разр да кмпульсы могут поступать только с выхода счетной декады 13 младшего разр да через логичеокий элемент 10 и инвертор 12.

В момент сравнени  измер емого входного напр жени  с выхода цифро-аналогового преобразовател  19 счетные имлульсы перестают поступать и на вход счетной декады 13 младшего разр да.

При работе устройства в режвме измерени  плош;ади нарастани  и шада импульса напр жени  измер емый импульс ударного ускорени , имеюш,ий один экстремум (фиг. За), поступает на вход интегратора / с логическим управлением, на у|Правл юш;ий вход которого одновременно подаетс  пр моугольный импульс (фиг. 36) длительностью, равной длительности измер емого импульса на нулевом уровне. При этом разрываетс  цепь обратной св зи интегратора / с логическим упра/влением, который из режима усилени  переходит в режим интегратора. На выходе интегратора / с логическим управлением по вл етс  напр жение, пропорциональное площади измер емого импульса (фиг. 30).

Сигнал с выхода интегратора / с логичеок|им управлением измер етс  а)Налогично из;мерению пикового значени  импульса, описанного ранее (фиг. 3 г, д, е).

До момента прохождени  максимума измер емого импульса напр жени  триггер управлени  20 находитс  в нулевом состо НИИ , при этом положительный уровень напр жени  (фиг. Зж) с инвертированного выхода триггера управлени  20 подаетс  на одни входы логичеак1их элементов И 21 и 22, на другие входы которых поступают импульсы высокой частоты с выходов логических элементов И-НЕ 8 и 10.

С выходов логических элеметов И 21 ц 22 информаци  о площади нарастани  импульсного напр жени  в последовательнопараллельном коде подаетс  в счетные декады 14 и 17 (фиг. Зз, ы). При прохождении максимума измер емого напр жени  на установочный вход триггера управлени  20 приходит импульс (фиг. З/с), который О1пр01кидывает триггер управлени  20, на входах логических элементов И 23 -  24 образуетс  положительный потенциал (фиг. 3л), а на входах логических элементов И 21 22 - нулевой потенциал (фиг. Зж). В результате этого импульсы высокой частоты начинают поступать с выходов логических элементов И-НЕ 8 и JO через логические элементы И 23 и 24 на входы счетных декад 15 и .18, которые к

фиксируют вели1чину площади спада иипульсного напр жени  (фиг. 3 м, н).

По окончании измерени  импульса на управл ющий ВХ01Д интегратора 1 с логическим управлением подаетс  нулевой потенциал , и интегратор / с логическим управлением разр жаетс  до нулевого уровн .

В результате цикла измерени  в трех счетных декадах младш-его ,и старшего разр дов запишетс  информаци  о всей площади измер емого импульсного напр жени  (счетные декады 13 и 16), площади нарастани  (счетные декады 14 и 17) и площади спада (счетные декады 15 и 18) импульсного .напр жени .

Параллельна  работа счетных декад младшего и старщего разр дов обеспечивает повышение бЫ)Стродействи  работы всего устройства в 3-4 раза.

Врем  одного измерени  составл ет 30-40 млсек при частоте следовани  импульсов с генератора опорной частоты 1 мГц.

Ожидаемый экономический эффект от внедрени  устройства в народном хоз йстве составл ет ориентировочно 300 тыс. руб. (

Claims (2)

1.Цифровое устройство дл  измерени  параметров ударного импульса, содержащее интегратор с логическим управлением, выход которого соединен с одним входом первого нуль-органа и через делитель напр жени  - с одним входом второго нуль-органа , выходы нуль-органов соединены с формирователем сигнала, генератор опорной частоты, счетные декады младшего и старшего разр дов, выходы которых подключены к цифро-аналоговому преобразователю , и источник опорного напр жени , соединенный с делителем напр жени , о тличающеес  тем, что, с целью повышени  точности измерени , в него введены три логических элемента и инвертор, выходы формирователей сигнала подключены к одним входам первого и второго логических элементов И-НЕ, другие входы которых соединены с выходом генератора опорной частоты, выход первого логического элемента И-НЕ соединен с входом счетной декады младшего разр да, выход второго логического элемента И-НЕ подключен к одному входу третьего логического элемента И-НЕ, выход которого соединен с входом счетной декады старшего разр да, выход счетной декады младшего разр да через инвертор соединен с другим входом третьего логического элемента И-НЕ, а выход цифро-аналогового преобразовател  подключен к другим входам нуль-органов.

2.Устройство по п. 1, отличающеес   тем, что в него дополнительно введены две счетные декады младшего разр да и две

счетные декады старшего разр да, четыре логических элемента И и триггер управлени , первый выход которого подключен к одним входам первого и второго логических элементов И, второй выход триггера управлени  соединен с одними входами третьего и четвертого логических элементов И, другие входы первого и третьего логических элементов И подключены к выходу третьего логического элемента И-НЕ, другие входы второго и четвертого логических элементов И соединены с выходом первого логи1ческого элемента , выходы первого и третьего логических элементов И подключекы к входам соответствующих дополнительных счетных декад старшего разр да, а выходы второго и четвертого логических элементов И соединены с входами соответствующих дополнительных счетных декад младшего разр да.

Источники информации, прин тые во внимание при экспертизе:

1.Цифровые электроизмерительные приборы . Под ред. В. М. Шл ндина. М., «Энерги , 1972, с. 255.

2.Патент США № 3286253, .кл. 340-347, 1966.

а

е

yV

tpus г

fi