SU1104586A1 - Аналоговое запоминающее устройство - Google Patents

Аналоговое запоминающее устройство Download PDF

Info

Publication number
SU1104586A1
SU1104586A1 SU833579287A SU3579287A SU1104586A1 SU 1104586 A1 SU1104586 A1 SU 1104586A1 SU 833579287 A SU833579287 A SU 833579287A SU 3579287 A SU3579287 A SU 3579287A SU 1104586 A1 SU1104586 A1 SU 1104586A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
key
control
inverting
Prior art date
Application number
SU833579287A
Other languages
English (en)
Inventor
Владимир Алексеевич Потапов
Татьяна Ивановна Александрина
Людмила Владимировна Бебнева
Original Assignee
Предприятие П/Я Г-4126
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4126 filed Critical Предприятие П/Я Г-4126
Priority to SU833579287A priority Critical patent/SU1104586A1/ru
Application granted granted Critical
Publication of SU1104586A1 publication Critical patent/SU1104586A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый ключ, сигнальный вход которого  вл етс  входом устройства, операционный усилитель, неинвертирующий вход которого соединен с выходами первого и второго ключей, выход операционного усилител  соединен с входом инвертирующего повторител  напр жени  и с сигнальным входом третьего ключа, управл ющий вход которого соединен с управл ющим входом первого ключа и с щиной управлени , накопительный элемент на конденсаторе, одна обкладка которого соединена с щиной нулевого потенциала, друга  обкладка конденсатора соединена с выходом третьего ключа и с входом буферного усилител , отличающеес  тем. что, с целью повышени  точности и быстродействи  устройства , в него введены четвертый, п тый, шестой и седьмой ключи, неинвертирующий повторитель напр жени , формирователи импульсов и компаратор, первый вход которого соединен с шиной нулевого потенциала, второй вход - с выходом буферного усилител , сигнальным входом второго ключа и сигнальным входом четвертого ключа, выход которого соединен с выходом п того ключа и с инвертирующим входом операционного усилител , сигнальные входы п того и шестого ключей соединены с выходом неинвертирующего повторител  напр жени , вход которого соединен с выходом операционного усилител , управл ющий вход четвертого ключа соединен с щиной управлени , выход S компаратора соединен с входом первого формировател  импульсов, выход которого соединен с управл ющим входом седьмого ключа и с входом второго формировател  импульсов , выход которого соединен с управл ющим входом шестого ключа и  вл етс  первым выходом устройства, выход шестого ключа  вл етс  вторым выходом устройства и соединен с выходом седьмого ключа, сигнальный вход которого соединен с выходом инвертирующего повторител  напр жени , 4 вход третьего формировател  импульсов соесд динен с шиной управлени , выход формиро00 05 вател  импульсов соединен с управл ющими входами второго и п того ключей.

Description

Изобретение относитс  к вычислительной технике, в частности, к аналоговым запоминающим устройствам, работаюишм совместно с аналого-цифровыми преобразовател ми (АЦП). Известно аналоговое запоминаюнл,ее устройство , содержащее последовательно соединенные операционный усилитель, ключ, запоминающий элемент, например конденсатор один вывод которого подсоединен к шине нулевого потенциала, и выходной повторитель , выход которого  вл етс  выходом устройства . Выход устройства подсоединен к инвертирующему входу операционного усилител , а к неинвертирующему входу подсоединен вход устройства. Это устройство в режиме выборки работает по принципу компарировани  сигнала I. К недостаткам устройства относитс  то, что в режиме хранени , когда ключ разомкнут , компарировани  не происходит, что приводит к увеличению вли ни  дрейфа на точность запоминани . Известно также аналоговое запоминающее устройство, содержащее входной операционный усилитель, неинвертирующий вход которого через первый и второй ключи соединен со входом и выходом устройства, а выход входного усилител  через третий ключ подключен к запоминаюц ему элементу и входу повторител  напр жени , выход которого подключен к инвертирующему входу входного усилител  и к неинвертирующему входу и щине пулевого потенциала выходного усилител , И1 вертирующий вход которого подсоединен к выходу входного усилител  2. Наиболее близким по технической сущности к изобретению  вл етс  аналоговое запоминающее устройство, содержащее входной ключ, подсоединенный к неинвертирующему входу входного онерационного усилител , выход которого подсоединен к инвертирующему повторителю и третьему ключу, выход третьего ключа подсоединен к запоминаюп 1 ,ему конденсатору, другой вывод конденсатора подсоединен к шине нулево1-о погенциала , и входу буферного повторител , выход которого подсоединен к инвертирующему входу входного онерационного усилител , а выход инвертирующего повторител   вл етс  выходом устройства и подсоединен через второй ключ к пеинвертирующему входу входного операционного усилител . В режиме выборки замкнуты первый (входной ) и третий ключи. В режиме хранени  замкнут второй ключ 3J. К недостаткам обоих известных устройств следует отнести то, что в режимах выборки и хранени  напр жени  на вы.чоде входного усилител  и на выходе выходного усилител  имеют различные пол рности (дл  каждого из усилителей). Например, есЛИ дл  входного усилител  в режи.ме выборки па выходе имеем положительную пол рность напр жени , то в режиме хранении будем иметь на выходе отрицательное напр жение , так как в режиме выборки входное напр жение ноложительной пол рности подано на неинвертирующий вход, а в режиме хранени  напр жение конденсатора через повторитель подано на инвертирующий вход. Это приводит к увеличению времени переходного процесса, к тактовым перегрузкам , и в конечном счете, к уменЬщению быстродействи  и точности. Цель изобретени  - повыщение точности и быстродействи  устройства. Поставленна  цель достигаетс  тем, что в аналоговое запоминающее устройство, содержащее первый ключ, сигнальный вход которого  вл етс  входо.м устройства, операционный усилитель, неинвертирующий вход которого соединен с выходами первого и второго ключей, выход операционного усилител  соединен с входом инвертирующего повторител  напр жени  и с сигнальны.м входом третьего ключа, управл ющий вход которого соединен с управл ющим входом первого ключа и с ншной управлени , накопительный элемент на конденсаторе, одна обкладка которого соединена с щиной нулевого потенциала, друга  обкладка конденсатора соединена с выходом третьего ключа и с входо.м буферного усилител , введены четвертый , п тый, щестой и седьмой к.лючи, неинвертируюпдий повторитель напр жени , формирователи и.мнульсов и ко.мпаратор, первый вход которого соединен с щиной нулевого потенциала, второй вход - с выходом буферного усилител , сигнальным входом второго ключа и сигнальным входом четвертого ключа, выход которого соединен с выходом п того ключа и с инвертирующим входо .м операционного усилител , сигнальные входы п того и шестого ключей соединены с выходом неинвертирующего повторител  напр жени , вход которого соединен с выходом операционно О усилител , управл ющий вход четвертого ключа соединен с щиной управлени , выход компаратора соединен с входом первого фор.мировател  импульсов, выход которого соединен с управл ющи.м вхо дом седьмого ключа и с входом второго формировател  импульсов, выход которого соединен с управл ющим входом щестого ключа и  вл етс  первым выходо.м устройства , выход щестого ключа  вл етс  вторы .м выходом устройства и соединен с выходом седьмого ключа, сигнальный вход которого соединен с выходом инвертирующего повторител  напр жени , вход третьего ({50р.мировател  импульсов соединен с шиной управлени , выход формировател  и.мiiy;ibcoB соединен с управл ющими входами второго и п того ключей. На чертеже представлена функциональна  схема нредлагаемого устройства. Устройство содержит ключи 1-7, буферный усилитель 8, операционный усилитель 9, инвертирующий 10 и неинвертирующий 11 повторители напр жений, накопительный элемент на конденсаторе 12, компаратор 13, формирователи 14-16 импульсов, шину 17 нулевого потенциала и шину 18 управлени . Устройство работает следующим образом. Входной сигнал поступает на вход ключа 1, который открь1ваетс  в режиме выборки сигналом с шины 18 управлени , и проходит через усилитель 9 на входы повторителей 10 и 11, а также через ключ 3 на конденсатор 12 и вход буферного усилител  8, а с выхода последнего сигнал проходит на компаратор 13 и через ключ 4 - на инвертирующий вход усилител  9. Напр жение на конденсаторе 12 повтор ет напр жение на входе устройства. Компаратор 13 устанавливаетс  в состо ние, определ емое пол рностью входного напр жени . Например, пусть входное напр жение имеет положительную пол рность. На выходе компаратора 13 будет низкое напр жение , так как выход буферного усилител  8 подключен к инвертирующему входу компаратора 13. Следовательно на выходе формировател  14 будет логическа  «1, так как выход формировател  14 инвертирован. Например , в качестве формировател  14 используетс  элемент И-НЕ. На выходе формировател  15 будет логический «О и, следовательно , на первом выходе устройства признак «положительного напр жени . Напр жение выхода формировател  14 замыкает ключ 7, и на второй выход устройства поступит напр жение с выхода повторител  10, т.е. напр жение отрицательной пол рности, а на первом выходе будет признак положительного напр жени . Если бы на входе устройства было отрицательное напр жение, то сигнал на первом выходе устройства был бы равен логической «1, хот  на втором выходе устройства было бы оп ть отрицательное напр жение, так как оно поступало бы на вы.ход через ключ 6. В режиме хранени  ключи 1, 3 и 4 размыкаютс , а ключи 2 и 5 замыкаютс . Напр жение с конденсатора 12 через буферный усилитель 8 и ключ 2 подаетс  на неинвертирующий вход усилител  9, а напр жение с неинвертирующего повторител  11 через ключ 5 подаетс  на инвертирующий вход усилител  9. Таким образом установлено, что напр жение на выходе усилител  9 и на всех остальных элементах устройства одинаково по пол рности в обоих режимах, т.е. и при выборке, и при хранении. Компаратор 13, формирователи 1| и 15, а также ключи 6 и 7 работают так, как расс .мотрено выще, т.е. не измен ют своегр состо ни  при выборке и хранении одного цикла. Сигналы с щины 18 управлени  и формировател  16 определ ют врем  выборки и хранени . Врем  переходных процессов в предлагаемом устройстве уменьшаетс  в три раза по сравнению с известным, один зар д в предлагаемом устройстве и зар д, разр д и вновь зар д (уже другой пол рности) в известном на каждом цикле. Кроме того, в предлагаемом устройстве от цикла к циклу могут быть малые изменени  напр жени , а в известном в каждом цикле имеют место указанные изменени . Двойное увеличение перепада токов сильно перегружает усилители, особенно на максимальных уровн х, что еще более приводит к зат гиванию времени переходных процессов. В предлагаемом устройстве в 2 раза увеличиваетс  скорость работы по отнощению к известному при значительном повышении точности на всех уровн х запоминающего сигнала. Точность запоминани  предлагаемого устройства равн лась младшему разр ду восьмиразр дного АЦП, тогда как дл  известного эта величина (т.е. погрешность) увеличивалась в 4-8 раз.

Claims (1)

  1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый ключ, сигнальный вход которого является входом устройства, операционный усилитель, неинвертирующий вход которого соединен с выходами первого и второго ключей, выход операционного усилителя соединен с входом инвертирующего повторителя напряжения и с сигнальным входом третьего ключа, управляющий вход которого соединен с управляющим входом первого ключа и с шиной управления, накопительный элемент на конденсаторе, одна обкладка которого соединена с шиной нулевого потенциала, другая обкладка конденсатора соединена с выходом третьего ключа и с входом буферного усилителя, отличающееся тем, что, с целью повышения точности и быстродействия устройства, в него введены четвертый, пятый, шестой и седьмой ключи, неинвертирующий повторитель напряжения, формирователи импульсов и компаратор, первый вход которого соединен с шиной нулевого потенциала, второй вход — с выходом буферного усилителя, сигнальным входом второго ключа и сигнальным входом четвертого ключа, выход которого соединен с выходом пятого ключа и с инвертирующим входом операционного усилителя, сигнальные входы пятого и шестого ключей соединены с выходом неинвертирующего повторителя напряжения, вход которого соединен с выходом операционного усилителя, управляющий вход четвертого ключа соединен с шиной управления, выход компаратора соединен с входом первого формирователя импульсов, выход которого соединен с управляющим входом седьмого ключа и с входом второго формирователя импульсов, выход которого соединен с управляющим входом шестого ключа и является первым выходом устройства, выход шестого ключа является вторым выходом устройства и соединен с выходом седьмого ключа, сигнальный вход которого соединен с выходом инвертирующего повторителя напряжения, вход третьего формирователя импульсов соединен с шиной управления, выход формирователя импульсов соединен с управляющими входами второго и пятого ключей.
SU833579287A 1983-04-11 1983-04-11 Аналоговое запоминающее устройство SU1104586A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833579287A SU1104586A1 (ru) 1983-04-11 1983-04-11 Аналоговое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833579287A SU1104586A1 (ru) 1983-04-11 1983-04-11 Аналоговое запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1104586A1 true SU1104586A1 (ru) 1984-07-23

Family

ID=21059080

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833579287A SU1104586A1 (ru) 1983-04-11 1983-04-11 Аналоговое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1104586A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US № 3869624, кл. 307-267, 1972. 2.Авторское свидетельство СССР № 746739, кл. G 11 С 27/00, 1980. 3.Смолов Б. В. и др. Микроэлектронные цифро-аналоговые и аналогоцифровые преобразователи. М., «Энерги , 1976, с. 111, рис. 4.14 (прототип). *

Similar Documents

Publication Publication Date Title
JP4520925B2 (ja) 電圧測定装置
SU1104586A1 (ru) Аналоговое запоминающее устройство
SU1185398A1 (ru) Аналоговое запоминающее устройство
SU875623A1 (ru) Циклический аналого-цифровой преобразователь
SU924755A1 (ru) Аналоговое запоминающее устройство
SU1582176A1 (ru) Цифровой измеритель длительности периода
SU1383210A1 (ru) Устройство дл измерени длительности импульсных сигналов
SU1339541A1 (ru) Устройство дл ввода информации
SU1566412A1 (ru) Аналоговое запоминающее устройство
SU635513A1 (ru) Аналоговое запоминающее устройство
JPH0744428B2 (ja) スイツチドキヤパシタ回路
RU1820396C (ru) Перемножитель электрических сигналов
SU1161963A1 (ru) Интегратор
SU1072066A1 (ru) Функциональный аналогоцифровой преобразователь
SU951696A1 (ru) Способ преобразовани среднего значени сигнала в код
SU1364999A1 (ru) Устройство дл измерени параметров R @ С @ двухполюсников,вход щих в состав трехполюсной замкнутой электрической цепи
SU1117713A1 (ru) Аналоговое запоминающее устройство
SU809392A1 (ru) Аналоговое запоминающееуСТРОйСТВО
SU968893A2 (ru) Преобразователь врем -амплитуда
SU510783A1 (ru) Многоканальный преобразователь информации
SU984038A1 (ru) Устройство дл преобразовани частоты в код
SU1167734A1 (ru) Цифровой измеритель пикового значени импульсных воздействий
SU1046930A2 (ru) Интегрирующий преобразователь напр жени в интервал времени
RU1798705C (ru) Способ измерени среднеквадратических значений переменных сигналов
SU1193693A1 (ru) Логарифмический аналого-цифровой преобразователь