RU1820396C

RU1820396C - Перемножитель электрических сигналов

Info

Publication number: RU1820396C
Authority: RU
Inventors: Дмитрий Львович Шлемин
Original assignee: Новосибирский электротехнический институт связи им.Н.Д.Псурцева
Priority date: 1990-10-22
Filing date: 1990-10-22
Publication date: 1993-06-07

Abstract

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Сущность изобретени . Устройство содержит ключи 1-21, запоминающие конденсаторы 22-26. два интегрирующих конденсатора 27, 28, два операционных усилител 29-30, р-каналь- ный.МДП-транзистор 31, токовое зеркало 32, содержащее n-канэльные МДП-транэи- сторы 33-35, источник напр жени смещени 42, 2 ил. 1 табл.

Description

Изобретение относитс к электриче-Интегрирующий конденсатор 27 будет

ским вычислительным устройствам и можетразр жен через ключ 10, интегрирующий

быть использовано в аналоговых вычисли-конденсатор 28 - через ключ 18, а запомительных машинах.нающий конденсатор 25 - через ключи 15 и

Цель изобретени - повышение точно-5 16, Кроме того, поскольку неинвертируюсти перемножени .щий вход ОУ 30 подключен к общей шине в

На фиг. 1 представлена принципиаль-данный момент, на его входе устанавливана схема предлагаемого перемножител етс напр жение смещени этого ОУ. до веэлектрических сигналов; на фиг. 2 - изобра-личины которого зар дитс запоминающий

жены временные диаграммы управл ющихЮ конденсатор 26.

импульсов.В течение второго импульса А запоми- Перемножитель электрических сигна-нающие конденсаторы 22 и 23, а также залов содержит ключи 1-21, запоминающиетвор транзистора 31 разр жаютс до нул , конденсаторы 22-26, интегрирующие кон-а зар д Qi, накопленный запоминающим денсаторы 27, 28. операционные усилители15 конденсатором 24, передаетс в интегриру- 29, 30, р-канальный МДП-транзистор31, то-ющий конденсатор 27, конденсатор 24 при ковое зеркало 32. содержащее n-канальныеэтом разр жаетс . На выходе ОУ 29 по вит- МДП-транзисторы 33-35, входы устройствас напр жение (при равенстве емкостей 36 и 37. выход 38, положительную 39, общуюконденсаторов 24 и 27) U СИ/С, где С - 40 и отрицательную 41 шины источника на-20 емкость конденсатора 24. До этого же напр жени питани , источник напр жени пр жени зар дитс запоминающий кон- смещени 42.денсатор 25 через ключ 14.

Перемкожитель электрических сигна-В течение второго импульса В запоми- лов работает следующим образом.нающий конденсатор 24 посредством про- Ключи перемножител управл ютс им-25 цессов, аналогичных протекавшим в пульсами, временные диаграммы приведе-. течение предыдущего импульса В, получит ны на фиг. 2. Соответствие между фазамизар д управлени и ключами устанавливаетс таб-Qa КТ(0 - U+ UT) лицей,Кроме того, интегрирующий конденса- На входы устройства 36 и 37 подаютс 30 тор 28 получит зар д, накопленный .ранее перемножаемые напр жени Ux и Uy coot-конденсатором 25, поскольку замкнулись ветственно.ключи 15 и 17. На неинвертирующий вход В течение первого импульса А заломи-ОУ 30 с запоминающего конденсатора 26 нающий конденсатор 22 через ключ 1 зар -подаетс напр жение, обратное по закону жаетс до напр жени Ux, а запоминающий35 напр жению, смещени , до которого этот конденсатор 23 через ключ 3-до напр же-конденсатор зар дилс ранее. Следовани иу. Затвор транзистора 31 разр жаетс . тельно, напр жение смещени ОУ ЗОока ы- до нул . Запоминающий конденсатор 24 ваетс скомпенсированным. Таким также разр жаетс через инвертирующийобразом, на выходе перемножител при ра- входОУЗЭ.40 венстве емкостей конденсаторов 25, 28. 24 В течение первого импульса В замыка-и 27 устанавливаетс напр жение J-QifC. ютс ключи 2 и 4, при этом на затворе тран-Конденсатор 25 будет разр жен, зистора 31 устанавливаетс напр жение.

(Ux + Uy)/2 (при одинаковых емкост х перво-В течение третьего импульса А заломиго и второго запоминающих конденсаторов45 нающий конденсатор 22 зар дитс до на22 и 23). Таким образом, через транзисторпр жени Ux, а запоминающий конденсатор

31 начинает протекать ток23 разр дитс до нул . На выходе первого

I -к fib + Uy-u+-u 2ОУ 29 установитс напр жение U Q2/C, до

2 которого зар дитс конденсатор 25.

поскольку замыкаетс ключ 13. При этомSO В течение третьего импульса В на затвозар жаетс запоминающий конденсатор24ре транзистора 31 установитс напр жение

через ключ 6 и токовое зеркало 32 на тран-Ux/2, а запоминающий конденсатор 24 ползисторах 33-35. Зар д, полученный этимучит зар д

конденсатором к окончанию первого им-От КТ/--U -U V2

пульса В, при единичном коэффициенте пе-55 из I UT

редачи токового зеркала будет равен:В то же врем интегрирующий конп кт fi -iMx-ij+-U V2денсатор 28 получит зар д Qa и напр же1 2 на выходе перемножител будет U

где Т - продолжительность импульса В.(Qi + Q2)/C.

В течение четвертого импульса А второй запоминающий конденсатор 23 зар дитс до напр жени Uy. На выходе ОУ 29 установитс напр жение U Оз/С. Кроме того, поскольку ключ 17 остаетс замкнутым, интегрирующий конденсатор 28 тер ет зар д Оз. На выходе перемножител устанавливаетс напр жение

U (Qi + Оа - Оз)/С

. В течение четвертого импульса В на затворе транзистора 31 устанавливаетс напр жение Uy/2, а запоминающий конденсатор 24 получит зар д

(-U+-UTf

Запоминающий конденсатор 25 разр жаетс через ключи 15 и 16. На этом цикл работы перемножител завершаетс .

В течение первого импульса А нового цикла на выходе ОУ 29 устанавливаетс напр жение U Q4/C, а интегрирующий конденсатор 28 тер ет зар д Оз. На выходе перемножител устанавливаетс напр жение

U (01 -«-02 - Оз - Q4)/C - yj UxUy,

т.е. результат перемножени напр жений Цх и Uy с масштабным коэффициентом КТ/2С.

В течение первого импульса В нового цикла интегрирующий конденсатор 28 разр жаетс и готов к накоплению результата нового цикла.

Таким образом, предлагаемое устройство обладает повышенной точностью пере- множени , поскольку запоминающий, конденсатор 24 зар жаетс током только одного р-канального транзистора.

Claims

Формула изобретени

Перемножитель электрических сигналов , содержащий первый операционный усилитель, неинвертирующий вход которого соединен с .общей шиной, с первого по дес тый ключи, с первого по третий запоминающие конденсаторы, первый интегрирующий конденсатор, первые выводы первого и второго ключей соединены, первые выводы третьего и четвертого ключей соединены , а вторые выводы второго и четвертого ключей соединены с первым выводом п того ключа, второй вывод п того ключа соединен с общей шиной, первые выводы шестого и седьмого ключей соединены, первые выводы восьмого и дев того ключей соедине- ны, второй вывод дев того ключа подключен к общей шине, а второй вывод седьмого ключа соединен с инвертирующим входом первого операционного усилител , первый вывод дес того ключа подключен к. инвертирующему входу первого операционного усилител , а второй вывод дес того ключа соединен с выходом первого операционного усилител , вторые выводы первого и третьего ключей подключены 5 соответственно к первому и второму входам перемножител , первый вывод первого запоминающего конденсатора подключен к первым выводам первого и второго ключей, а первый вывод второго запоминающего 10 конденсатора соединен с первыми выводами третьего и четвертого ключей, вторые выводы первого и второго запоминающих конденсаторов подключены к общей шике, а первый вывод третьего запоминающего 15 конденсатора соединен с первыми вывода- ми шестого и седьмого ключей, второй вывод третьего запоминающего конденсатора подключен к первым выводам восьмого и дев того ключей, первый интегрирующий

0 конденсатор включен между инвертирующим входом и выходом первого операционногоусилител , р-канальный МДП-транзистор, исток которого соединен с положительной шиной источника питани ,

5 а затвор подключен к первому выводу п того ключа, отличающийс тем, что, с целью повышени точности перемножени , в него введены с одиннадцатого по двадцать первый ключи, второй операционный

0 усилитель, четвертый и п тый запоминающие конденсаторы, второй интегрирующий конденсатор, первые выводы одиннадцатого и двенадцатого ключей соединены с вторыми выводами соответственно, первого и

5 третьего ключей, а вторые выводы соединены с общей шиной, токовое зеркало, содержащее первый, второй и третий- n-канальные МДП-транзисторы и тринадцатый ключ, первый-вывод которого подклю0 чен к стоку р-канального МДП-транзистора, а второй вывод соединен со стоком и затвором первого n-канального МДП-транзистора , истоки первого и второго п-канальных МДП-транзисторов подключены к отрица5 тельной шине источника питани , затвор второго n-канального МДП-транзистора соединен с затвором первого п-канального МДП-транзистора, а сток второго п-каналь- . ного МДП-транзистора подключен к истоку

0 третьего n-канального МДП-транзистора, . затвор которого подключен к источнику напр жени смещени , а сток соединен с вторым выводом шестого ключа, первые выводы четырнадцатого и п тнадцатого

5 ключей подключены к первому выводу четвертого запоминающего конденсатора, а второй вывод четырнадцатого ключа соединен с выходом первого операционного усилител , первые выводы шестнадцатого и семнадцатого ключей подключены к второму выводу четвертого запоминающего конденсатора , вторые выводы п тнадцатого, шестнадцатого, дев тнадцатого и двадцатого ключей соединены с общей шиной, а второй вывод семнадцатого и первый вывод восемнадцатого ключей подключены к инвертирующему входу второго операционного усилител , второй вывод восемнадцатого ключа соединен с выходом второго операционного усилител , при этом первый вывод второго интегрирующего конденсатора подключен к инвертирующему входу второго операционного усилител , а второй вывод-.

0

к выходу второго операционного усилител , первый вывод п того запоминающего конденсатора и первый вывод дев тнадцатого ключа подключены к неинвертирующему входу второго операционного усилител , второй вывод п того запоминающего конденсатора и первые выводы двадцатого и двадцать первого ключей соединены, рри этом второй вывод двадцать первого ключа подключен к выходу операционного уси/цл- тел , второй вывод восьмого ключа соединен с положительной шиной источника питани .

tm mm m m

Фиг. H