SU873279A1 - Аналоговое запоминающее устройство - Google Patents

Description

(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в различных аналого-цифровых измерительных системах дл  исследовани  параметров быстропротекающих процессов.

Известно аналоговое запоминающее устройство (ЗУ), содержащее два накопительных элемента, например конденсатора , согласующий усилитель, блок управлени  и блок зар да flj

Недостатком данного устройства  вл етс  ограниченна  область применени , так как использование его в многоканальных аналоговьпс ЗУ св зано с большими аппаратурными затратами.

Наиболее близким по технической сущности  вл етс  аналоговое запоминающее устройство, содержащее  чейки пам ти, кажда  из которых содержит элемент зар да, эл.емент считывани  и накопительный элемент, например конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, друга  - к элементу зар да и к входу -элемента считывани , управл ющий генератор, вход которого  вл етс  выходом устройства , генератор фонового тока, переключатель тока, один из входов которого подключен к выходу генераторал фонового тока, другие -К выходам таг ктового генератора, и выходной накопительный элемент, например кон10 денсатор, одна из обкладок которого подключена к шине нулевого потенциала , друга  - к выходу переключател  тока и к входу выходного согласующего лемента 2.

15

Сигналы, поступающие на вход многоканального аналогового запоиинаюдего устройства во многкх случа х содержат медленномен ющуюс  паразита ную составл ющую (фон), на которую

Claims (2)

1. 30 накладываютс  полезные сигналы. При этом величина фоновой составл ющей может превышать полезный сигнал в несколько раз. Существенным  вл етс  также то, что величина этой составл к цей не одинакова в различг ных каналах. Поэтому получаемое на выходе устрбйства амплитудное ра пределение входных сигналов содержит помеху, пропорциональную неоднороднойти фоновой составл клцей по каналам. Дл  повышени  помехоустойчивости устройства необходимо устранить медленно мен ющуюс  соста л ккцую сигнала.Известным способом решени  этой задачи  вл етс  исполь зование разделительного конденсатора . Однако введение разделительного конденсатора в многоканальное анало говое-запоминающее устройство не представл етс  возможньм. Это объ с н етс  следующим. В данном устройстве датчиками входных сигналов  вл ютс  генераторы тока, имеющие высокое выходное сопротивление (Ю Ом и выше),.например , фотоумножители, фотодиоды, трансформаторы тока и т.д. Поэтому при введении на входе устройства ра делительного конденсатора необходимо включить параллельно выходу датчика достаточно малое сопротивле ние - пор дка 10 Ом- дл  обеспечен режима работы датчика по посто нному току. Это превращает датчик в ис точник напр жени  и приводит к резкому повышению инерционности входно цепи устройства, так как при зар де накопительного конденсатора от гене ратора тока скорость зар да определ етс  только величиной выходного тока; датчика, а при зар де от генер тора напр жени  - посто нной времен С (R;(+ Й)С, где R - входное соп ротивление- Генератора напр жени ; входное сопротивление устройства; С - емкость накопительного конденсатора . Повышение инерционности входной цепи устрдйства приводит в свою очередь к по влению эффекта недозар да накопйтель.ного конденсатора и увеличению погрешности пре образовани  сигналов. Таким образом данное техническое решение не может обеспечить устранение медленно ме:н к цейс  паразитной составл ющей сигнала при сохранении высокой точности работы устройства. Целью изобретени   вл етс  повьш ние помехоустойчивости аналогового запоминающего устройства. Поставленна  цель достигаетс  тем, что в аналоговое запоминающее 94 устройство-, содержащее накопитель, первые входы  чеек пам ти которого соединены со входами устройства, вторые входы  чеек пам ти накопител  подключены к первому выходу пррвого генератора управл кицих сигналов, генератор тактовых сигналов, выходы которого соединены с одними из входов переключател  тока, другой вход переключател  тока подсоединен к выходу гег нератора фонового тока, первый выход переключател  тока соединен с шиной нулевого потенциала и с накопительным элементом, например, с одной из обкладок конденсатора, друга  обкладка которого подключена ко второму выходу переключател  тока и ко входу согласуинцего элемента,, выход согласующего элемента соединен с выходом ycTf ройства, шину синхронизации, соединенную со входом первого генератора управл кицих сигналов, введенырегистр сдвига, второй генератор управл ющих сигналов, элемент ИЛИ и вычитающий блок, входы которого соединены с выходами  чеек пам ти накопител , выход вычитающего блока подключен к другой обкладке конденсатора, третьи входы  чеек пам ти накопител  соединены с выходом элемента ИЛИ, четвертые входы  чеек пам ти накопител  подключены к выходам регистра сдвига, вход которого соединен с одним из выходов генератора тактовых сигналов, входы элемента ИЛИ подключены ко второму выходу первого генератора управл ющих сигналов и к первому выходу второго генератора управл ющих сигналов , второй вход которого подключен к п тым входам  чеек пам ти накопител , вход второгб генератора управл ющих сигналов соединен с шиной синхронизации , а также тем, что кажда   чейка пам ти накопител  содержит первый и второй накопительные элементы , например, конденсаторы, элементы зар да и элементы считьгаани , выходы которых соединены с выходами  чейки пам ти, первые входы элементов считывани  подключены к первому входу  чейки пам ти, вторые входы элементов снитывани  соединены с первы{4и обкладками соответствующих конденсатсров , вторые обкладки которых соединены с шиной нулевого потенциала , входам элементов зар да подключены соответственно ко второму, третьему , четвертому и п тому входам  чейки пам ти, выход первого элемента зар да соединен с шиной нулевого потенциала, выходы второго и третьего элементов зар да подключены к п вым обкладкам соотвётствукидих конденсаторов . На чертеже представлена функциональна  схема предложенного устройства . Устройство содержит генераторы у равл ющих сигналов 1 и 2, генератор тактовых сигналов 3, накопитель 4,  чейки пам ти 5. накопител  4, пер вый и второй накопительные элементы , .например конденсаторы 6 и 7, элементы зар да 8-10, элементы считывани  11 и 12, накопительный элемент , например конденсатор-.13, регистр сдвига 14, согласующий элемен 15, генератор фонового тока 16, эле мент ИЛИ 17, вычитаюпщй блок 18, пе ключатель тока 19, шину синхрони эации 20 и шину нулевого потенциала 21 . Устройство работает следукнцим об :разом. В исходном состо нии транзисторы элементов зар да 9 и 10 закрыты, а транзисторы элементов зар да 8 открыты . При поступлении на вход генер торов 1 и 2 сигнала синхронизации генератор 1 вырабатьшает парафазные сигналы,которые через элемент ИЖ 1 закрывают транзисторы элементов зар да 8 и открывают транзисторы элементов зар да 10. На входы  чеек пам ти 5 одновременно поступают п анализируемых сигналов, содержащих полезные сигналы с медленномен ющейс  паразитной составл ющей. . . - выходной ток; 3g - импульс полезного сигнала; Эп{ паразитна  составл кща . Накопительный элемент - конденсатор 6 зар жаетс  до напр жени  1. с7 « «г -J:6,(i).Ci)di4ja.(t)ai т т т Накопленный в конденсаторе 6 зар д; Т - врем , в течение которого транзистор элемента зар да 10 открыт, равное длительности импульса полезного сигнала. Управл ющий генератор 2 отличаетс  от генератора 1 только наличием внутренней задержки на врем -Т, поэтому через врем  Т после срабатьгаани  генератора 1, т.е. после окончани  импульса полезного сигнала, гет нератор 2 выдает аналогичные пара- . фазные сигналы, повторно эакрываюоще транзистор элемента зар да 8 и открывающие элементы зар да 9, Накопительные элементы 6 зар жаютс  в течение времени Т током Лgy. Jni ДО напр  -с , где ((i)3b Т т . Транзисторы элементов считывани  11 и 12 заперты в течение времени накоплени  и хранени  информации. Режим считьгоани  осуществл етс  последовательной подачей отпирающих импуль-гсов .от регистра сдвига 14 на базы транзисторов элементов считывани  11и 12 с частотой, определ емой частотой генератора 3. Зар ды q.. и сц., накопленные в :  чейках пам ти 5 попарно перенос тс  с помощью элементов считывани  12и 11 на входы блока 18. Пос едни ,й производит операцию вычитани  зар дов, в результате которой с выхода блока 18 в какопитёлышй элемент 13 поступает рАзностилй зар д Hf%rJ2r-S c((Wt-5a« {t)dt т т т . -fewодержащий информацию только о поезном сигнале 7ci без паразитной сотавл ющей Зп . С накопительного лемента 13 через согласуюпдай элеент 15 сигнал поступает на выход стройства. Поддержание готовноси накопительных элементов 6 и 7 существл етс  предварительным счиыванием накопившихс  в них параитных зар дов перед приходом анаизируемых сигналов. Поддержание е готовности выходного накопительг ого элемента 13 достигаетс  непреывным прохождением через него фоноого зар да от генератора фонового ока 10 через переключатель 19. Введение в устройство блоков, позол кшщх проводить двухкратное наопление входных сигналов и затем ычитание медленно мен ющейс  паразитной составл ющей повьшает помехоустойчивость аналогового запоминаюцего устройства и позвол ет использовать его дл  обработки однократных сигналов наносекундного диапазо на в услови х, когда неоднородна  по каналам фонова  составл юща  превышает информационный сигнал в де- с тки раз 4 Формула изобретени  1. Аналоговое за поминан цее уст . ройство, содержащее накопитель, первые входы  чеек пам ти которого соед нены с входами устройства, вторые входы  чеек пам ти накопител  подклю чены к первому выходу первого генера тора управл ющих сигналов, генератор тактовых сигналов, выходы которого соединены с одними из входов переклю чател  тока, другой вход переключате л  тока подсоединён к выходу генера тора фонового тока первый выход переключател  тока соединен с шиной ну левого йотенциала и с накопительным элементом, например, с одной из обк адок конденсатора, друга  обкладка которого подключена ко второму выхо ду переключател  тока и ко входу сог ласующего элемента, выход согласующего элемента соединен с выходом устройства, шину синхронизации, соег диненную со входом первого генератора управл ющих сигналов, о т л и ч а ю щ е е с   тем, что, с целью повышени  помехоустойчивости устройства, в него введены регистр сдвига, второ генератор управл кхцих сигналов, злемент ИЛИ и вычитающий блок, входы которого соединены с выходами  чеек пам ти накопител , выход вычитающего блока подключен . к другой обкладке. конденсатора, третьи входы  чеек пам ти накопител  соединены с выходом элемента ИЛИ, четвертые входы  чеек пам ти накопител  подключены к выходам регистра сдвига, вход которого соединен с одним из выходов генератора тактовых сигналов, входа элемента ИЛИ подключены к второму выходу первого генератора управл ющих сигналов и к первому выходу второго генератора управл ющих сигналов, второй выход которого подключен к п тым входам  чеек пам ти накопител ,.вход второго генератор ра управл ющих сигналов соединен с шиной синхронизации. 2. Устройство по .п. I, отличающеес  тем, что кажда   чейка пам ти накопител  содержит первый и второй накопительные элементы; например, конденсаторы, элементы зар да и элементы считывани , выходы которых соединены с .выхо- дами  чейки пам ти , первые входы элементов считывани  подключены к, первому входу  чейки пам ти-, вторые входы элементов считывани  соединены с первьми обкладками соответствующих конденсаторов, вторые обкладки которых соединены с шиной нулевого потенциала, входы элементов зар да подключены соответственно к второму , уретьему, четвертому и п тому входам  чейки пам ти, выход первого элемента зар да соединен с шиной нулевого потенциала, выходы второго и TpeTjbero. элементов зар да подключены к первым обкладкам соответствующих конденсаторов. Источники инфорамции, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР «562867, кл.СИ С 27/00, 1977.
2. 2. Авторское свидетельство СССР по за вке № 2699727/18-24, . кл. G 11 С 27/00, 1978( прототип).

   ГГ V:--1

   11 r, ДГ

   p