SU752401A1 - Способ регистрации однократных импульсных сигналов наносекундного диапазона - Google Patents

Description

Изобретение относитс  к измерительной технике и может быть использовано дл  исследовани  физических процессов.

Известен способ регистрации однократного импульсного сигнала наносекундного диапазона, основанный на записи формы сигнала на носитель информации, например на электроннолучевую трубку, фотографировании его на фотопленку 1.

Он прост в реализации, но не обеспечивает приемлемой точности регистрации при регистрации коротких импульсов.

Наиболее близким техническим решением к предлагаемому  вл етс  способ регистрации однократных импульсных сигналов наносекундного диапазона, основанный на дискретизации сигналов, запоминании, считывании и фиксации дискретных уровней. Кроме того, при регистрации сигнала по известному способу производ т считывание с требуемой скоростью и получают раст нутую во времени копию регистрируемого сигнала 2.

Недостатком известного способа  вл етс  низка  точность регистрации, обусловленна  искажением сигнала при запоминании и невозможностью «тонкой дискретизации

входного сигнала из-за возникающих отражений в линии.

Цель изобретени  - повышение точности регистрации однократных импульсных сигналов наносекундного диапазона.

Эта цель достигаетс  тем, что осуществл ют функциональное преобразование дискретных уровней, запо.минание их, а затем производ т обратное функциональное преобразование , восстанавлива  дискретный сигнал .

На фиг. 1 представлена функциональна 

10 схема, реализующа  предлагаемый способ регистрации однократных импульсов; на фиг. 2 - временные диаграммы, иллюстрирующие работу блок-схемы.

На входе функциональной схемы включен

15 аналоговый ключ 1, соединенный чере.з хронотронную линию 2 с запоминающими  чейками 3-8, кажда  из которых состоит из последовательно соединенных прецизионного резистора и запоминающего конденсатора. 20 Запоминающа   чейка может быть выполнена и на других элементах, обеспечивающих запоминание и разв зку линии задержки . Запоминающие  чейки 3-8 через аналоговые ключи 9-14 подключены к щине нулевого потенциала. Управление аналоговыми ключами 9-14 осуществл етс  сигналами с выходов соответствующих двухвходовых логических элементов ИЛИ, объединенных в логический блок 15. Одни одноименные входы логических элементов ИЛИ блока 15 объединены и подключены к управл ющим входам аналоговых ключей 1 и 16. Другие входы логических элементов блока 15 подключены к блоку 17 распределени  импульсов . Запускающий вход блока 17 распределени  импульсов и управл ющие входы аналоговых ключей 1 и 16 подключены к выходу порогового элемента 18. К выходу хронотронной линии 2 подключены входы порогового элемента 18 и согласуюа1его элемента 19. Выход хронотронной линйн 2 нагружен на резистор 20, сопротивление которого подбираетс  равным волновому сопротивле} ию линии 2. Резистор 20 подключен к шине нулевого потенциала через аналоговый ключ 16. К выходу согласующего элемента 19 подключен блок 21 восстановлени  формы регистрируемого сигнала.

Аналоговые ключи 1, 9-14 и 16 представл ют собой транзисторные высокочастотные аналоговые ключи, имеющие малое внутреннее сопротивление в открытом состо нии и большое внутреннее сопротивление в закрытом состо нии. В качестве хронотронной линии 2 может быть использована, например , полосова  лини  задержки с равномерно распределенными по всей длине через заданные рассто ни  отводами, к которым подключены запоминающие  чейки 3-8.

Входное сопротивление согласующего элемента 19 должно быть большим, так как оно определ ет врем  хранени  напр жени  на конденсаторах запоминающих  чеек 3-8. В качестве согласующего блока 19 может быть использован истоковый повторитель.

Блок 21 восстановлени  формы сигнала включает в себ  аналого-цифровой преобразователь (АЦП), запоминающее устройство (ЗУ) и вычислительное устройство, позвол ющее восстановить форму регистрируемого сигнала. Выход этого блока  вл етс  выходом всей блок-схемы регистрации.

Регистраци  однократных импульсных сигналов осуществл етс  следующим образом .

Передаточна  характеристика запоминающей  чейки заранее известна и такова, что напр жение регистрируемого сигнала Ugx(t), где t - временна  координата, и напр жение на выходе запоминающей  чейки ивых() св заны между собой следующим соотно UBx(t)UB«x(.t «t (1),

где Т- посто нна  времени цепи зар да запоминающей  чейки, превышающа  длительность интервала дискретизации , определ емого требуемой точностью регистрации.

При таком соотнощении длительностей напр жени  на конденсаторах запоминающих  чеек 3-8 повтор ют форму входного сигнала с учетом передаточной характеристики соответствующей  чейки.

Итак, на конденсаторах запоминающих  чеек 3-8 происходит запоминание заведомо искаженного сигнала, который потом восстанавливают , использу  соотношение (1).

В исходном состо нии при отсутствии регистрируемого сигнала ключи 1, 9-14 и 16 открыты управл ющим напр жением положительной пол рности с выхода порогового элемента 18 (диаграмма в, фиг. 2), напр жени  на запоминающих конденсаторах запоминающих  чеек 3-8 равны нулю, импульсы напр жени  с блока 17 распределени  импульсов на блок 15 логических схем не поступают. При этом запоминающие конденсаторы запоминающих  чеек 3-8 и резистор 20 через открытые ключи 9-14 и 16 подключены к щине нулевого потенциала, а вход хронотронной линии 2 задержки через открытый ключ 1 св зан со входом устройства.

В мо.мент времени to регистрируемый сигнал (диаграмма а) .поступает на вход схемы , и начинает распростран тьс  по хронотронной линии 2. Через отводы хронотронной линии 2, равномерно расположенные вдоль нее, сигнал поступает в запоминающие  чейки 3-8 через определенные иравные интервалы времени &i, диаграммы б, определ емые рассто нием между отводами хронотронной линии 2. При этом амплитуда на запоминающих конденсаторах запоминающих  чеек 3-8 в любой момент времени определ етс  соотнощение.м (1).

В момент времени ti передний фронт регистрируемого сигнала достигает последней  чейки 8, подключенной к последнему отводу на хронотронной линии 2.

Claims (2)

1. В этот же момент срабатывает пороговый элемент 18 и с его выхода перестает поступать импульс положительной пол рности , диаграмма в, управл ющие напр жени  на аналоговых ключах 1, 9-14 и 16 становитс  равным нулю, ключи закрываютс  и вход лронотронной линии 2 оказываетс  отключенным от входа схемы, запоминающие конденсаторы и резистор 20 также отключаютс  от шины нулевого потенциала. При этом на запоминающих конденсаторах запомина ощих  чеек 3-8 фиксируютс  мгновенные значени  амплитуд напр жени , которые оказались на них в момент времени ti. Из сцада напр жени  на пороговом устройстве 18 формируют импульс, запускаюш.ий распределитель 17 импульсов, начина  с момента tz, распределитель 17 импульсов формирует серию импульсов диаграммы г, конец каждого из которых  вл етс  началом следующего , и каждый из этих импульсов последовательно поступает на соответствующий вывод распределител  17. Длительность формируемых импульсов ty определ етс  временем преобразовани  в АЦП, вход щем Б состав блока 21 и составл ет дл  типовых преобразователей от долей мксекунды до дес тых долей секунды. Импульсы управлени  с распределител  17 импульсов последовательно поступают через блок 15 на аналоговые ключи 14-9, начина  с 14 и 9, и поочередно открывают их на врем  ty. При этом обкладки запоминающих конденсаторов снова подключаютс  к щине нулевого потенциала поочередно на врем  действи  импульса . В результате , напр жение с конденсаторов запоминающих  чеек 3-8 (диаграммы б) поочередно поступает на вход согласующего элемента 19. Так как входное сопротивление согласующего элемента 19 и внутреннее сопротивление закрытого аналогового 1 велики, а резистор 20 отключен, то в течение длительности импульса ty, напр жение на каждом запоминающем конденсаторе не измен етс . В результате, на выходе согла- 20 сующего устройства 19 получаетс  преобразованный во времени, «раст нутый сигнал ивь« (диаграмма д). В блоке 21 восстановлени  формы сигнала с помощью АЦП амплитуда напр жени . запомненна  на каждом конденсаторе запо- минающих  чеек 3-8, преобразуетс  в цифровой код и заноситс  в ЗУ, вход щее в состав этого же блока. В дальнейшем, использу  занесенную в ЗУ информацию, вычислительное устройство из блока 21 реша- jg ет уравнение (1) и восстанавливает форму регистрируемого сигнала, диаграмма е. При этом количество дискретных значений амплитуды сигнала соответствует числу отводов хронотронной линии 2 с интервалом дискретизации At. После окончани  процесса записи информации в ЗУ с блока 21 подаетс  сигнал на пороговый элемент 18, возвращающий 35 его в исходное состо ние и схема вновь готова к регистрации следующего сигнала. Точность регистрации определ етс  количеством дискретных уровней. При использовании предлагаемого способа может быть увеличено число запоминающих  чеек без ухудшени  однородности хронотронной линии , так как возможно осуществить надежную разв зку между  чейками и хронотронной линией. Это обусловлено возможностью использовани  в запоминающей  чейке прецизионного резистора с большим сопротивлением . Таким образом, предлагаемый способ по сравнению с известным позвол ет существенно повысить точность регистрации при заданной длительности или сократить длительность регистрируемого сигнала в 3-4 раза при регистрации его с приемлемой точностью. Формула изобретени  Способ регистрации однократных импульсных сигналов наносекундного диапазона, основанный на дискретизации сигналов, запоминании , считывании и фиксации их дискретных уровней, отличающийс  тем, что, с целью повышени  точности регистрации, осуществл ют функциональное преобразование дискретных уровней, запоминание их, а затем производ т обратное функциональное преобразование, восстанавлива  дискретный сигнал. Источники информации, прин тые во внимание при экспертизе 1. Моругин Л. А., Глебович Г. В. Наносекундна  импульсна  техника. М., «Советское радио, 1964, с. 19.
2. 2. Авторское свидетельство СССР № 216119, кл. G 01 R 13/34, 16.07.68 (прототип ) .