RU1775683C - Инфранизкочастотный фазометр - Google Patents

Abstract

Использование: предлагаемое изобретение относитс  к информационно-преобразовательной и измерительной технике и может быть использовано в системах автоматического регулировани  и фазового управлени . Цель - упрощение устройства. Сущность изобретени  заключаетс  в новой организации функционального преобразовани  промежуточных цифровых результатов в напр жение посто нного тока, пропорциональное фазовому сдвигу. При этом в качестве преобразователей цифра-аналог используютс  преобразователи цифрового кода в ток. Положительный эффект: простота, надежность, экономичность в процессе изготовлени  и эксплуатации. 5 ил. .

Description

Предлагаемое изобретение относитс  к информационно-преобразовательной и измерительной технике и может быть использовано в качестве вторичного преобразовател  в системах фазового регулировани , а также в устройствах, измер ющих фазовый сдвиг двух периодических сигналов и формирующих результат измерени  в виде аналогового сигнала, знак которого зависит от знака фазового сдвига.

Известен фазометр, со держащий усилители-ограничители , дифференциальную цепь, триггер, фильтр нижних частот, блок вычитаний, фильтр верхних частот, индикатор . Недостатком известного фазометра  вл етс  низка  точность, обусловленна  наличием аналоговых элементов.

Известен преобразователь фаза-напр жение , содержащий входные формирователи , два триггера, коммутатор, инвертор, переключатель, два интегратора и пороговое устройство. Недостатком известного преобразовател   вл етс  низкое быстродействие , обусловленное наличием временной задержки интеграторов.

Наиболее близким по достигаемому результату и технической сущности к предлагаемому изобретению  вл етс  инфранизкочастотный фазометр, содержащий п ть формирователей, блок управлени , блок знака, три резистора, сумматор, последовательно соединенные триггер, элемент совпадени , счетчик, первый блок пам ти и первый преобразователь цифра- аналог, а также генератор импульсов, выходом подсоединенный к второму входу элемента совпадени , источник напр жени , который через коммутатор знака соединен с опорным входом первого преобразовател  цифра-аналог, второй блок пам ти, усилитель и второй преобразователь цифра-аналог, опорный вход которого сое&

В

VI

V4 СЛ О СО

Ы

динен с выходом усилител , причем входы первого и второго формирователей  вл ютс  входами фазометра, а их выходы соединены соответственно через третий и четвертый формирователи с соответствующими входами управлени  блока знака и соответственно с входами управлени  первого блока пам ти, кроме того выходы первого и второго формирователей соединены через блок управлени  с соответствующими входами триггера, первый выход блока управлени  соединен также со входом управлени  счетчика, а второй выход блока управлени  - с третьим входом блока знака и входом п того формировател , выход которого соединен одновременно со входами управлени  первого и второго преобразователей цифра-аналог и со входом управлени  второго блока пам ти, информационные входы которого соединены соответственно с выходами блока знака, а выход второго блока пам ти -с управл ющим входом коммутатора знака.

В известном фазометре получение результата измерени , определ ющего фазовый сдвиг и представленного в аналоговом виде, осуществл етс  путем получени  цифровых эквивалентов интервала времени т, пропорционального сдвигу фаз и периода входных сигналов Т с последующим функциональным преобразованием в аналоговую величину, пропорциональную отношению г/Т, то есть фазовому сдвигу. Основными элементами функционального преобразовател  в данном фазометре  вл ютс  два преобразовател  цифра-аналог, три резистора , усилитель и сумматор, кроме этого дл  нормального функционировани  известного фазометра необходимо подключить с выхода счетчика к информационным входам второго преобразовател  цифра-аналог вполне определенное заранее рассчитанное число разр дов. Следовательно, недостатком известного фазометра  вл етс  сложность его реализации.

Целью предлагаемого изобретени   вл етс  упрощение устройства.

Достигаемый при этом положительный эффект заключаетс  в повышении надежности , экономичности фазометра в процессе его изготовлени  и эксплуатации.

Сущность предлагаемого изобретени  заключаетс  в том, что в инфранизкоча- стотном фазометре, содержащем п ть формирователей, блок управлени , блок знака, последовательно соединенные триггер, элемент совпадени , счетчик, первый блок пам ти и первый преобразователь цифра-аналог, а также генератор импульсов , выходом подсоединенный к второму входу элемента совпадени , источник напр жени , который через коммутатор знака соединен с опорным входом первого преобразовател  цифра-аналог, второй блок пам ти , усилитель и второй преобразователь цифра-аналог, опорный вход которого соединен с выходом усилител , причем входы первого и второго формирователей  вл ютс  входами фазометра, а их выходы соединены соответственно через третий и четвертый формирователи с соответствующими входами управлени  блока знака и соответственно со входами управлени  первого блока пам ти, кроме того выходы первого и второго формирователей соединены через блок управлени  с соответствующими входами триггера, первый выход блока управлени  соединен также со входом управлени  счетчика, а второй выход блока управлени  - с третьим входом блока знака и входом п того формировател , выход которого соединен одновременно со входами управлени  первого и второго преобразователей цифра-аналог и со входом управлени  второго блока пам ти, информационные входы которого соединены соответственно с выходами блока знака, а выход второго блока пам ти - с управл ющим входом коммутатора знака, преобразователи цифра- аналог выполнены в виде преобразователей цифрового кода в ток, а их объединенные выходы соединены со входом усилител , выход которого  вл етс  выходом фазометра,

а все информационные выходы счетчика соединены с информационными входами второго преобразовател  цифра-аналог.

Таким образом, в предлагаемом фазометре осуществлена нова  организаци 

функционального преобразовани , состо ща  в том, что после измерени  интервала v времени т, пропорционального сдвигу фаз, и периода Т входных сигналов формируетс  аналогова  величина, пропорциональна 

отношению т /Т, то есть фазовому сдвигу, и использующа  лишь два преобразовател  цифра-аналог и усилитель. При этом реализуетс  зависимость вида

„,. К1 N

U« -UwlC2 NT

где Увых - выходное напр жение фазометра , Uie - напр жение на выходе коммутато- ре знака, К1, К2 - масштабные коэффициенты, соответствующих преобразователей цифра-аналог, Nt число импульсов , пропорциональное т, NT- число импульсов, пропорциональное Т.

На фиг. 1 изображена структурна  схема предлагаемого фазометра; на фиг. 2 а представлена структурна  схема триггера; на фиг. 2 б изображена структурна  схема первого блока пам ти; на фиг. 3 представле- на временна  диаграмма работы фазометра и его элементов: на фиг, 4, а изображена структурна  схема блока управлени ; на фиг. 4 б представлена структурна  схема блока знака; на фиг. 4 в приведена струк- турна  схема второго блока пам ти; на фиг.

4г изображена структурна  схема коммутатора знака; на фиг. 5 приведена принципиальна  схема выходной части триггера.

Входные сигналы (см. фиг. 1) поступа- ют на входы первого и второго формирователей1 1 и 2, выходы которых соединены с входами третьего и четвертого формирователей 3, 4 и одновременно подключены к соответствующим входам блока 5 управле- ни , первый выход которого соединен со вторым выходом управлени  счетчика 6 и первым входом триггера 7, выход которого соединен с первым входом элемента 8 совпадени , второй вход которого соединен с выходом генератора 9 импульсов, выход элемента 8 совпадени  соединен с первым входом счетчика 6, выход которого подключен к первому входу первого блока 10 пам ти , второй и третий входы управлени  которого соединены соответственно с выходами третьего и четвертого формирователей 3, 4 и одновременно с соответствующими первым и вторым входами управлени  блока 11 знака, третий вход которого соединен с вторым выходом блока

5управлени , с вторым входом триггера 7 и с входом п того формировател  12, выход которого соединен одновременно с третьим

и вторым входами управлени  соответст- венно первого и второго преобразователей 13, 14 цифра-аналог и с первым входом управлени  второго блока 15 пам ти, второй и третий информационные входы которого соединены соответственно с первым и вто- рым выходами блока 11 знака, выход второго блока 15 пам ти соединен со вторым управл ющим входом коммутатора 16 знака , первый вход которого соединен с выходом источника 17 напр жени , выход коммутатора 16 знака соединен со вторым опорным входом первого преобразовател  13 цифра-аналог, первый вход которого подключен к выходу первого блока 10 пам ти, первый вход которого соединен с третьим входом (информационными входами) второго преобразовател  14 цифра-аналог, первый опорный вход которого  вл етс  выходом устройства и подключен к выходу усилител  18, вход которого соединен с выходами первого и второго преобразователей 13, 14 цифра-аналог.

На фиг. 2 а первый вход триггера 7 соединен с входом формировател  19. второй вход триггера 7 соединен с входом формировател  20, выход формировател  19 соединен с первым входом элемента ИЛИ 21, второй вход которого соединен с выходом формировател  20, а выход элемента ИЛИ 21 соединен с входом триггера 22, выход которого  вл етс  выходом триггера 7.

На фиг. 2 б второй вход управлени  блока 10 пам ти соединен с первым входом элемента ИЛИ 23, третий вход управлени  блока 10 пам ти соединен с вторым входом элемента ИЛИ 23, выход которого подключен к входу триггера 24, выход которого соединен с входом формировател  25. выход которого соединен с первым входом управлени  регистра 26 пам ти, второй вход которого  вл етс  первым входом блока 10 пам ти, выходом которого  вл етс  выход регистра 26 пам ти.

На фиг. 4 а первый вход блока 5 управлени  соединен с первым входом элемента ИЛИ 27 и с первым входом элемента И 28, второй вход элемента ИЛИ 27 соединен со вторым входом элемента И 28 и  вл етс  вторым входом блока 5 управлени , первый выход которого подключен к выходу момента ИЛИ 27, а второй выход - к выходу элемента И 28.

На фиг. 4 б первый вход управлени  блока 11 знака соединен с первым входом элемента И 29, второй вход управлени  блока 11 знака соединен с первым входом элемента И 30, второй вход которого  вл етс  третьим входом блока 11 знака и соединен со вторым входом элемента И 29, выход которого соединен с R-входом триггера 31, S-вход которого подключен к выходу элемента И 30.

Пр мой выход триггера 31  вл етс  первым выходом блока 11 знака, второй выход которого соединен с инверсным выходом триггера 31.

На фиг. 4 в первый вход управлени  блока 15 пам ти соединен с входом С синхронизации триггера 32, второй информационный вход блока 15 пам ти соединен с S-входом триггера 33, R-вход которого  вл етс  третьим информационным входом блока 15 пам ти, выходом которого  вл етс  выход триггера 32, D-вход которого соединен с выходом триггера 33.

На фиг. 4 г выход коммутатора 16 знака соединен с выходом операционного усилител  34 и со входом резистора 35, выход которого соединен с инвертирующим входом усилител  34 и с выходом резистора 36, вход которого  вл етс  вторым входом коммутатора 16 знака и соединен с входом резистора 37, выход которого подключен к неинвертирующему входу усилител  34 и ко входу резистора 38, выход которого соединен с входом резистора 39 и входом ключа 40, выход которого соединен с выходом резистора 39 и подключен к общей точке. Вход управлени  ключа 40  вл етс  первым управл ющим входом коммутатора 16 знака.

На фиг, 5 вход триггера 22 соединен с входом синхронизации С1 микросхемы 564ТШ (ТТ) ОСТ П 340.907.80 выход триг- гера 22 соединен с выходом О1 и входом D1 микросхемы ТТ, вход S1 микросхемы ТТ подключен к общей точке, а вход R1 микросхемы ТТ через резистор R соединен с общей точкой и одновременно через конденсатор С подключен к выходу источника питани  +ипит.

Устройство работает следующим образом . В начальный момент времени to при подаче питани  триггеры 22 и 24 автомати- чески устанавливаютс  в нулевое положение . Одна из возможных схем реализации триггера 22 представлена ма фиг. 5. В момент включени  на вывод Ri через конденсатор С поступает напр жение питани  +Unnr, устанавливающее микросхему ТТ в нулевое состо ние. Врем  действи  потенциала +Unnr. определ етс  параметрами R и С. После зар да конденсатора С потенциал +1)пит. снимаетс  с вывода R1 и триггер 22 работает в режиме счетного триггера. В качестве микросхемы ТТ может быть использована микросхема серии 564ТМ2 ОСТ П 340.907-80. Триггер 24 выполнен аналогично триггеру 22.

Формирователи 1 и 2 вырабатывают из входных сигналов UBXI и Usx2 последовательности пр моугольных импульсов длительностью Т и период- м повторени  2Т (Т - период входных сигнумов). В качест- ве формирователей 1 и 2 могут быть исполь- зованы усилители-формирователи. Выходные сигналы формирователей 1, 2 Ui и IJ2 (см. фиг. 3) поступают на входы формирователей 3, 4 и на входы блока 5 управле- ни . Последний вырабатывает два сигнала, получаемых логическим слежением {см. фиг. 3, Ua) и логическим умножением (фиг. 3, UB) Формирователи 3, 4 технически могут быть реализованы на основе одной из известных схем. Блок 5 управлени  технически может быть реализован согласно схеме, представленной на фиг. 4, а. Элемент У Л И 27 осуществл ет логическое сложение сигналов на входах блока 5 управлени , а элемент

И 28 - их логическое умножение. Триггер 7 управл етс  положительным перепадом Ua и отрицательным перепадом сигнала UB. Длительность сигнала на выходе триггера 7 (фиг. 3, U) равна Т и его начало синхронизировано с началом ранее по вл ющегос  сигнала на выходах формирователей 1 или 2. При наличии импульса на выходе триггера 7 через элемент 8 совпадени  от генератора 9 импульсов на счетчик 6 проход т импульсы с частотой Fon- При изменении состо ни  триггера 7 счетчик 6 останавливаетс  и сохран ет свое состо ние до момента, пока Ua не обратитс  в нуль. При этом происходит сброс счетчика б. Технически счетчик 6 может быть реализован, например, на микросхемах 564ИЕ10, 564ИЕ14 ОСТ П 340.907-80. Триггер 7 технически может быть реализован, согласно схеме фиг. 2, а. Формирователь 19 может быть реализован аналогично формировател м 3, 4, а формирователь 20 - на основе известной схемы.

Формирователь 19 вырабатывает короткий импульс в момент положительного перепада входного сигнала Ua, а формирователь 20 - в момент отрицательного перепада входного сигнала UBM Полученные импульсы через элемент ИЛИ 21 поступают на вход триггера 22. Первый из двух поступивших импульсов переводит триггер 22 в единичное состо ние, а второй - возвращает в исходное нулевое,

Формирователи 3 и 4 вырабатывают короткие импульсы в моменты положительных перепадов сигналов Ui и U2, соответственно . Эти импульсы поступают на входы управлени  блока 11 знака. При изменении соотношени  между моментами по влени  сигналов Ui и Ua измен етс  состо ние информационных выходов блока 11 знака, характеризующее знак разности фаз входных сигналов устройства. Блок 11 знака технически может быть реализован согласно схеме фиг. 4, б. На вход блока 11 знака поступает сигнал UB со второго выхода блока 5 управлени , а на входы управлени  - сигналы Уз, U (см. фиг. 3, Ua, Ш, UB). Если UBxi опережает Uex2 (как показано на фиг. 3), то на S-вход триг гера 31 через элемент И 30 будут проходить импульсы только с формировател  4. Если Usx2 будет опережать UBxi, то на R-вход триггера 31 через элемент И 29 будут поступать импульсы только с формировател  3. Таким образом, в зависимости от знака фазы входных сигналов триггер 31 в рассмотренных случа х будет выдавать сигнал с пр мого или инверсного своего выхода.

Одновременно импульсы с формирователей 3, 4 служат командой на введение в

блок 10 пам ти числа, отсчитанного в данный момент счетчиком 6. При втором (из серии в два импульса) импульсе в блоке 10 пам ти записываетс  число:

Mr

on

где т- врем  между моментами начала сигналов Ui и U2i Fon - частота генератора 9 импульсов.

Технически блок 10 пам ти может быть реализован согласно схеме, представленной на фиг. 2, б. Короткие импульсы через элемент ИЛИ 23 поступают на вход триггера 24. Первый из двух импульсов переводит триггер 24 в единичное состо ние, а второй импульс возвращает в исходное нулевое состо ние . Формирователь 25 по отрицательному перепаду сигнала с выхода триггера 24 вырабатывает импульс, по которому в регистре 26 пам ти запоминаетс  число, наход щеес  на его втором входе в данный момент времени. Формирователь 25 может быть выполнен аналогично формирователю 20. Регистр 26 пам ти может быть технически реализован на основе схемы, описанной в вышеназванной книге: Гутников B.C., с. 206-207, рис. 13-1.

Отрицательным перепадом сигнала UB запускаетс  формирователь 12, вырабатывающий импульс U12 команды перезаписи. При этом в блок 15 пам ти вводитс  сигнал с выходов блока 11 знака,  вл ющийс  информацией о знаке разности фаз, одновременно из блока 10 пам ти в пам ть преобразовател  13 вводитс  число Nf , из счетчика б в пам ть преобразовател  14 вводитс  число NT, определ емое выражением

NT - Fon T.

Формирователь 12 выполнен аналогично формировател м 20. 25. Блок 15 пам ти может быть реализован согласно схеме фиг. 4, в. В зависимости от сигналов на входах триггера 33 последний устанавливаетс  в единичное или нулевое состо ние, которое по сигналу с формировател  12, поданному на вход управлени  блока 15 пам ти, запоминаетс  триггером 32.

Сигнал на выходе блока 15 пам ти управл ет через коммутатор 16 знака знаком источника 17 напр жени , подключаемого к опорному входу преобразовател  13, В качестве преобразователей цифра-аналог могут быть использованы преобразователи типа R-2R серии 572ПА2 6К0.348.528 ТУ,

0

5

0

содержащие в себе регистры пам ти. Коммутатор 16 знака может быть реализован согласно схеме фиг. 4, г. Напр жение на выходе коммутатора 16 знака при разомкнутом ключе 40 описываетс  выражением

и R36 ( R38 + R39 ) - R35R37 ,, , U16p R36 ( R37 + R38 + R39 ) U17

где U и- посто нное напр жение на выходе источника 17 напр жени , R35-R39 - сопротивление резисторов 35-39, соответственно .

При замкнутом ключе 40 напр жение на выходе коммутатора 16 знака описываетс  выражением

,. R36R38 - R35R37 ., R36(R37-fR38) Un

Если прин ть, что R35 R36 R38,R39. 25 то

R37- R,

Ui6p Kiel) 17,1Нбз -KieUi, 30 где Kie;

УТТсГ-1 У1

Коэффициент усилени  коммутатора 16 знака , а- число, определ емое выбранным значением Kie.

Таким образом, в зависимости от сигнала на управл ющем входе коммутатора 16 знака, поступающего с выхода блока 15 пам ти и определ ющего знак разности фаз измен етс  знак напр жени  на выходе

коммутатора 16 знака.

Величина выходного тока преобразовател  13 определ етс  выражением

..- U« У Voi- UieK1 ,ioA|2

R

, О)

где Die - напр жение на выходе коммутатора 16 знака, R - выходное сопротивление

преобразовател  типа R-2R, К1 мас2П

штабный коэффициент преобразовател  13, п - число его разр дов.

Выходной ток преобразовател  14 бу- дет равен

m-l

иШIII

у д 21 Ueblx

R2m.io R

К2

NT . (2)

где Увых - напр жение на выходе фазометра , К2 - -масштабный коэффициент

гпЧП

преобразовател  14, m - число его разр дов .

Так как на входе усилител  имеет место соотношение h + «2 - 0, то с учетом (1) и (2) получим:

JJwKL +JJiwKLNT-o. кк

Отсюда

и„ых - Uie

К1 N

К2 NT Uie -у- Uie К Y

Так как величина г пропорциональна фазовому сдвигу р а Т - пропорциональна 2 л, то выражение (3) соответствует

UB«x -Ui6K- -.

Следовательно, устройство измер ет разность фаз и формирует аналоговый сигнал, пропорциональный ее величине и имеющий соответствующий знак.

Таким образом, по сравнению с прототипом предлагаемый фазометр проще по технической реализации, так как исключаютс  дополнительные три сопротивлени  и сумматор.

Claims (1)

1. Формула изобретени 

   Инфраниэкочастотный фазометр, содержащий п ть формирователей, блок управлени , блок знака, последовательно

   соединенные триггер, элемент совпадени , счетчик, первый блок пам ти и первый преобразователь цифра-аналог, а также генератор импульсов, выходом подсоединенный к

   второму входу элемента совпадени , источник напр жени , который через коммутатор знака соединен с упорным входом первого преобразовател  цифра-аналог, второй блок пам ти, усилитель и второй преобразователь цифра-аналог, опорный вход которого соединен с выходом усилител , причем входы первого и второго формирователей  вл ютс  входами фазометра, а их выходы соединены соответственно через третий и

   четвертый формирователи с входами управлени  блока знака и соответственно с входами управлени  первого блока пам ти, кроме того выходы первого и второго формирователей соединены через блок управлени  с соответствующими входами триггера, первый выход блока управлени  соединен также с входом управлени  счетчика , а второй выход блока управлени  - с третьим входом блока знака и входом п того формировател , выход которого соединен одновременно с входами управлени  первого и второго преобразователей цифра-аналог и с входом управлени  второго блока пам ти, информационные входы которого соединены соответственно с выходами блока знака, а выход второго блока пам ти - с управл ющим входом коммутатора знака, отличающийс  тем, что. с целью упрощени  устройства, в нем преобразователи цифра-аналог выполнены в виде преобразователей цифрового кода в ток, а их объединенные выходы соединены с входом усилител , выход которого  вл етс  выходом фазометра, а все ин0 формационные выходы счетчика соединены с информационными входами второго преобразовател  цифра-аналог.

   s

   .Л

   9л

   ы

   ; L

   //

   и

   9л

   ы

   (V

   ъ

   i

   WSSLLi

   Я

   v« i

   г

   4