Изобретение относитс к измерительной и вычислительной технике и может быть использовано в устройства преобразовани цифровой информации в аналоговую, Известны цифроаналоговые преобразователи , содержащие резистивные матрицы , ключи, операционные усилители 1. Недостатком этих устройств вл ет с большое число прецизионных аналоговых элементов в их составе. . Наиболее близким по технической сущности к предлагаемому изобретению вл етс цифроаналоговый преобразователь , содержащий входной регистр , информационные входы которого подключены к шинам преобразуемого ко да, управл ющий вход - к шине записи счетчик, вход которого подключен к 11шне тактовых импульсов,- а выходы п разр дов - к первым п входам блока сравнени , вторые п входов которого подключены к п выходам входного регистра , выход - к s-входу триггера и к входу Первого инвертора, выход которого подключен к первому R-входу триггера, второй R-вход которого под ключен к выходу одновибратора, вход которого подключен к выходу п-го раз р да счетчика, источник опорного напр жени , выход которого подключен к входу первого ключа, управл ющий вход которого подключен к выходу три гера, выход - к первому выводу перво го резистора, второй ключ, первый кондейсатор, перва обкладка которого подключена к общей шине, операционный усилитель, выход которого подключен к выходной шине. Преимущество известного преобразо вател состоит в отсутствии прецизионных аналоговых элементов 2J.. Однако известные преобразователи обладают низким быстродействием. Целью изобретени вл етс повыше ние быстродействи . Поставленна цель достигаетс тем что в цифроаналоговый преобразователь , содержащий входной регистр,информационные входы которого подключены к шинам преобразуемого кода, .. управл ющий вход - к шине записи, счетчик, вход которого подключен к шине тактовых импульсов, а выходы п разр дов - к первым п входам блока сравнени , вторые п входов которого подключены к п выходам входного регистра , а выход - к S-входу триггера и к входу первого инвертор, выход которого подключен к первому R-входу триггера, второй Н-вход которого .подключен к выходу одновибратора, вход которого подключен к В1лходу п-г разр да счетч}}ка, источник опорного напр жени , выход которого -подключен к оду первргр ключа, управл ющий вход которого подключен к выходу триггера выход - к первому выводу первого ре-. зистора, второй ключ, первый конден- . сатор, перва обкладка которого подключена к общей шине, операционный усилитель, выход которого подключен к выходной шине, введены второй инвертор , второй и третий резисторы, третий ключ, второй конденсатор, перва обкладка которого подключена к инвертир тощему входу операционного усилител и к первому выводу третьего резистора, втора обкладка - к выходу операционного усилител и к первому выводу второго резистора, второй вывод которого подключен к второму выводу первого резистора и к входу второго ключа, выход которого подключен к входу третьего ключа и к , второй обкладке первого конденсатора, управл ющий вход - к выходу п+1-го разр да счетчика и к входу второго инвертора, выход которого подключен |(управл ющему входу третьего ключа, выход которого подключен к второму выводу третьего резистора, при этом неинвертирующий вход операционного усилител подключен k общей шине. На чертеже приведена структурна схема устройства. Устройство содержит входной регистр 1,«информационные входы которого подключены к шинам преобразуемого кода, управл ющий вход к шине записи, счетчик 2, вход которого подключен к шине тактовых импульсов, а выходы п разр дов - к первьаи п входам блока 3 еравнени ,вторые п входов которого подключены к п выходам входного регистра 1, выход - к S-входу триггера 4 и к входу первого инвертора 5, выход которого подк очен к первому R-входу триггера 4, объединённому по И с вторым R-входом триггера 4, который подключен к выходу одновибратора 6, вход которого подключен к выходу п-го разр да счетчика 2, источник 7 опорного напр жени , выход которого подключен к входу первого ключа 8, управл ющий вход которого подключен к выходу триггера 4, второй ключ 9, управл ющий вход которого подключен, к выходу п+1-го разр да счетчика 2, выход - к входу третьего ключа 10, первый резистор 11, первый вывод которого псшключен к выходу первого ключа 8, второй вывод - к входу второго ключа 9, второй резистор 12, третий резистор 13, первый кондейсатор 14, перва обкладка которого подключена к общей шине, а втора - к выходу второго ключа 9, второй дсонденсатор 15, втора обкладка которого подключена к выходу операционного усилител 16 и к выходной шине, перва обкладка - к инвертирующему входу операционного уситилел 16 и к первому выводу третьего резистора 13, второй вывод которого под ключей к выходу третьего ключа 10,. управл}1ющий вход которого подключен к выходу второго инвертора 17, вход которого подключен к выходу п+1-го разр да счетчика 2, при этом неинвертирукидий вход операционного усилител 16 подключен к общей шине, а выход - к первому выводу второго резистора 12, второй вывод которого по ключен к второмувыводу первого рези стора 11. Устройство работает следукщим обр зом. Входной п-разр дный код N записываетс в регистр 1 по сигналу Запись . Счетчик 2 подсчитывает импуль сы тактовой частоты f. Коды счетчика 2 и регистра 1 сравниваютс в блоке 3 сравнени . В момент перехода п-го. разр да счетчика 2 из состо ни в О на выходе одновибратора 6 по вл етс импульс 1, который при нахождении первого инвертора в состо нии 1, т.е. при неравенстве ко дов регистра 1 и счетчика 2, устанав ливает выход -триггера 4 в состо ние 1, соответствующее замкнутому состо нию ключа 8, и подключает источник 7 опорного напр жени к первому резистору 11. Ключ 8 замкнут до тех пор, пока коды с выходов регистра 1 и счетчика 2 не сравн ютс . В момент равенства кодов на выходе блока 3 сравнени устанавливаетс высокий потенциал 1, который перебрасывает выход триггера 4 в состо ние О, соответствующее разомкнутому состо нию ключа 8. Процесс в дальнейшем протекает аналогично и через ключ 8 на резистор 11 от источ ника 7 поступают измен ющиес по дли тельности импульсы с частотой следовани f4 1/Т| . Длительность импульсов пропорциональна входному коду N, Ключи 9 и 10 непосредственно и через инвертор управл ютс (п+) разр дом счетчика 2 и замыкаютс в противофазе с частотой ,Тм-{-г/2 . Врем замыкани каждого ключа 9 т: 10 равно Tji. В установившемс режиме на интервале замкнутого ключа 9 конденсатор 14 зар жаетс через резистор 12 посто нным напр жением с выхода устройства Up, и напр жением от опорного источника 7 через замкнутый или разом киутый ключ 8, что создает через резис±ор 11 импyль cный ток, среднее зна чение которого пропорционально времени замкнутого состо ни ключа 8. Выходное напр жение устройства на этом интервале посто нно, так как ключ 10 разомкнут, что эквивалентно подаче нулевого напр жени на вход интеграто ра, состо щего из резистора 13, слюча 10, операционного усилител 16 и конденсатора 15. На интервале замкнутого состо ни ключа 8 (t .Q ) конденсатор l4 зарлдилс до значени Uj ЧИ ; - « Н-« ),(Г ,ЧR1,R«/R«+M c,4 На интервале (Т « ключ 8 разо;мкнут , конденсатор 14 разр жаетс до нул . -Огидв- Гм- „)/г2,(,д.-1т„.„, , .,,. На следующем интервале Тд,, |не мен етс , так как ключ 9 разомкнут :и конденсатор 14 не измен ет своего I потенциала, равного нулю, вследствие чего интегратор на резисторе 13,ключе 10, операционном усилителе 16 и конденсаторе 15 подключен к источнику нулевого потенциала и не измен ет свое выходное напр жение. Таким образом в установившемс режиме на выходе устройства напр жение посто нно и пульсации отсутствуют независимо от относительной длительности импульса г /Тд,. Результатом исследовани уравнений (1) и (2) вл етс нгшичие возможности выбрать элементы схемы, обеспечивающие высокую точность линейного преобразовани кода в напр жение IL К N при одновременном получении высокого быстродействи и заданного вида переходного процесса. Динаичические параметры предлагаемого устройства оцениваютс в перIBOM приближении эквивалентной передаточной функцией колебательного зве на U1 - . IP) , г«.е SifV ; )/,1/«,-, ,5Л-Йп-Сн-)1(7/Й«)Теоретические и экспериментальные исследовани предлагаемого устройства показывают возможность получить малое врем переходного процесса в пределгрс (2-4) 1 дл скачкообразного изменени цифрового кода, i Технико-экономическа эффективность предлагаемого устройства по сравнению с известным заключаетс в овышении быстродействи . .Повышение быстродействи определ етс тем,что.в известном устройстве с возрастанием точности (разр дности) преобразовани требуетс увеличение посто нной времени фильтра пропорционально точности преобразовани с тем, чтобы получить величину пульсаций на уровне погрешности. В предлагаемсм устройстве выходные пульсации отсутствуют и требуема точность преобразовани не вли ет на врем переходного процесса устройства, которое определ етс только выбором параметров элементов схемы.
/Г