SU875623A1 - Циклический аналого-цифровой преобразователь - Google Patents

Description

Изобретение относится к вычислитель! ной технике и автоматике и может быть использовано в автоматических системах управления.

Известен циклический аналого-цифровой преобразователь, содержащий входное уст- ⁵ ройсгво, выход которого через первый ключ, управляющий вход которого соединен с первым выходом устройства управ ления, соединен с неинвертирующим входом усилителя и выходом ключа, управ- ’ дяюший вход которого соединен с пятым выходом устройства управления, два ключа, управляющие входы которых соединены с соответствующими выходами устройства управления, источник опорных напряжений, выходные напряжения которого через четвертый и пятый ключи подключены ко второму резистору?, резистор, второй и третий ключи, выходы которых соединены, соответственно, со входами первого и второго буферных усилителей и с соответствующими первыми обкладками конденсаторов, вторые обкладки которых соединены с общей шиной, регистр, второй вход которого подключен к выходу устройства . управления м

Недостатком данного 'циклического .аналого-цифрового преобразователя является низкая точность преобразования.

Цель данного изобретения - повышение точности преобразования.

Поставленная цель достигается тем, что в циклический аналого-цифровой преобраэо^ ватель, содержащий входное устройство, выход которого соединен с первым входом первого ключа, второй вход которого Соединен с первым выходом блока управления, а (выход .- с неинвертирующим входом усилителя, выход которого соединен с первым входом регистра и с первыми . входами второго и третьего ключей, вторые входы которых соединены со вторым и третьим выходами блока управления, а выходы - с первыми обкладками'первого и второго конденсаторов соответственно, вторые обкладки которых соединены с о&цей шиной и входами первого и второ3 го буферных усилителей, при этом выход первого буферного усилителя соединен с первыми входами ^четвертого и пятого ключей, вторые входы которых соединены с четвертым и пятым выходами блока ₅ управления, при этом выход четвертого ключа через первый резистор соединен с первым выводом второго резистора ^;и инвертирующим> входом усилителя, а выход пятого ключа соединен с инверти- ₁₀ рующим входом усилителя; выход второго буферного усилителя соединен с первым входом шестого ключа, второй вход которого соединен с шестым выходом блока управления, а выход соединен с неинвер- ₁₅ тирующим входом усилителя, седьмой выход блока управления соединен со вторым входом регистра, источник опорного напряжения, первый выход которого соединен с первым входом седьмого ключа, второй ₂₀ выход - с первым входом восьмого ключа, выходы которых соединены со вторым выводом второго резистора, дополнительно введены формирователь команд, девятый и десятый ключи, при этом первый вход ₂₅ девятого ключа соединен с выходом второго буферного усилителя, второй вход - с первым выходом формирователя команд, а выход - с выходом четвертого ключа, первый вход десятого ключа соединен с ₃θ общей шиной, второй вход - со вторым выходом формирователя команд, а выход 'с выходом восьмого ключа, третий и четвертый выходы формирователя команд соединены со вторыми входами седьмого и восьмого ключей соответственно, а первый ³⁵ и второй входы формирователя команд соединены, соответственно, с седьмым выходом блока управления и выходом регистра.

На чертеже представлена -структурная схема циклического аналого-цифрового ⁴⁰ преобразователя.

Схема преобразователя содержит входное устройство 1, блок управления 2, подключенные через ключ 3 к неинвертирующему входу усилителя 4, выход которого ⁴⁵ через ключи 5 и 6 соединен, соответственно, с первым 7 и вторым 8 конденсаторами и с первым 9 и вторым 10 буферными усилителями, выходы которых, соответственно, соединены с первыми 50 входами ключей 11-14, первый резистор 15, соединенный с инвертирующим входом усилителя 4 и через второй резистор 16 выходами 17-19 ключей, источник опорных напряжений 20, выходы которого под- 55 ключены к первым входам 17 и 18 ключей, регистр 21, выход первого разряда которого соединен с формирователем команд

22, выходы которого 23-26 соединены со вторыми входами соответственно 17 и 18, II и 19 ключей, выходы блока управления 2 27-31 соединены со вторыми входами, соответственно, 5 и 6, 12-14 ключей.

Преобразователь работает следующим образом.

В исходном состоянии ключи 3 и 19 замкнуты, а остальные разомкнуты. Напряжение от-входного устройства 1 поступает на неинвертируюший вход усилителя 4, включенного в этом цикле преобразования в режиме компаратора, при этом состояние 1 соответствует или отсутствию напряжения или присутствию положительного напряжения на неинвертирующем входе усилителя 4, состояние О - отрицательного. Состояние усилителя 4 записывается в первый разряд регистра 21, указывая на полярность напряжения входного устройства I, при этом, если напряжение входного устройства 1 положительно результат преобразования выводится с регистра 21 в прямом коде, если отрицательно - то в доплнительном; на этом завершается первый цикл работы - определение знака входного напряжения.

Во втором цикле в соответствии с состоянием первого разряда регистра 21, с выхода которого информация записывается в формирователь команд 22, содержащий дешифратор и регистр, последний вырабатывает соответствующие команды управления, поступающие на управляющие входы ключей 11 и 17-19 при этом подавая на один из ключей 17 или 18 разрешающий сигнал. Установка ключей осуществляется по сигналам устройства управления 2.

При установке первого разряда регистра 2 I в состояние 1, что соответствует положительному напряжению на неинвертирующем входе усилителя 4, замыкаются ключи 3, 5 и 13 при этом коэффициент передачи устройства, содержащего последовательно соединенные усилитель 4, ключ 5 с конденсатором 7, буферный усилитель 9, резисторы 15 и 16, становится равным Двум, так как номиналы резисторов 15 и 16 одинаковы.

Входное напряжение запоминается на конденсаторе 7, и на: выходе буферного усилителя 9, в нечетных циклах устанавливается напряжение

ВЫХ ~ ²%ΧΪ ^_0(·ϊ^οπι ; . _?Ζ·

875623 6 гдеи^д - входное напряжение 4 -того цикла преобразования;

cl< - код нечетного разряда преобразователя, принимающего значение I или О' в за- 5 висимости от полярности входного напряжения;

ϋ_οπ - абсолютная величина выходного напряжения источника опорных напряжений. 10

В следующем цикле, преобразования!, при положительном входном напряжении, замыкаются ключи 13, 14 и 17, остальные ключи разомкнуты. Усилитель 4 переводится в компараторный режим, и информа-15 ция о результате преобразования старшего разряда переносится в первый разряд регистра 21 и, в соответствии с тем, какой результат 1 или О в него записывается, формирователь команд 22 выраба- 20 тывает соответствующие команды управления ключами 1Х и .17-19. При этом информация о знаке входного напряжения, записанная в первый разряд регистра 21 переписывается во второй разряд регист- 25 ра 21 и хранится в нем до момента определения результата преобразования следующего за старшим разрядом преобразователя. Аналогично происходит процесс преобразования четных разрядов преобразо-_зо ватепя. При этом тракт записи информации включает последовательно соединенные ключ 3, усилитель 4, ключ 6, конденсатор 8, буферный усилитель 10, ключ 11, резисторы 15 и 16, а выходное напряжение ₃₅ На выходе буферного усилителя 10 в четных циклах преобразования устанавливается с соответствии с выражением ^вых “2·^υΒχΐ ^_С,К^ОП’ где а к - код четного разряда преобразователя, принимающего значения 1 или О в зависимости от полярности входного напряжения.

Преобразователь в четных циклах пре- ^,s образования содержит конденсатор 8, буферный усилитель 10, ключи 12 и 17 (при положительном входном напряжении) и 11, регистры 15 и 16.

Число разрядов преобразователя определяется алгоритмом функционирования блока управления 2, а смена кода о резуль. татах преобразования в регистре 21 производится в моменты перевода усилителя 55 4 в компараторный режим.

Совмещение во входном усилителе функции компаратора и усилителя записи обеспечивает повышение точности преобразования.

Claims (2)

1. Изобретение относитс  к вычислительц ной технике и автоматике и может быть использовано в автоматических с ст&amp;лах управлени . Известен циклический аналого-цифровой преобразователь, содержащий входное устройство , выход которого через первый ключ, управл вэщий вход которого соединен с первым выходом устройства управлени , соединен с неинвер тирующим входом усилител  и выходом ключа, управл юпшй вход которого соединен с п тым выходом устройства управлени , два клю ,ча, управл ющие входы которых соединены с соответствующими выходами устройства управлени , источник опорных напр жений, выходные напр жени  которого через четвертый и п тый ключи подклк чены ко второму резистору;, резистор, второй и третий кпючи, выхъды которых соединены, соответственно, со входами первого и втоpoix ) буферных усилителей и с соответствующими первыми обкладками конденсаторов , вторые обкладки которых соединены с общей шиной, регистр, второй вход которого подключен к выходу устройства . управлени  fl- J Недостатком данного циклического .аналого-цифрового прео азовател   вл етчз  низка  точность преобразовани . Цель данного изобретени  - повышение точности тфеобразовани . Поставленна  цель достигаетс  тем, что в циклический аналого-цифровой ватель, содержащий входное устройство, выход которого соединен с первым входом первого ключа, второй вход которого Соединен с первым выходом блока ущ авлени , а |вь1Ход .- с неинвертирующим входом усилител , выход которого соеовнен с первым входом регистра и с первыми . входами второго и третьего ключей, вторые входы которых соединены со вторым и третьим выходами блока утфавленн , а выходы - с первыми обкладкамипервого и второго конденсаторов соответственно , вторые обкладки которых соединены, с общей шиной и входами первогх) и второГО буферных усилителей, дри этом выход первого буферного усилител  соединен с первыми входамичетвертого и п того ключей, вторые входы которых соединены с четвертым и п тьш выходами блока управлени , при этом выход четвертого ключа через первый резистор соединен с первым выводом второго резистора И инвертирующим входом усилител , а выход п того ключа соединен с инвертирующим входом усилител ; выход второго буферного усилител  соединен с первым входом шестого ключа, второй вход которого соединен с шестым выходом блока управлени , а выход соединен с неинвертирующим входом усилител , седьмой выход блока управлени  соединен со вторым входом регистра, источник опорного напр  жени , первый выход которого соединен с первым входом седьмого ключа, второй выход - с первым входогл восьмого ключа выходы которых соединены со вторым выводом второго резистора, дополнительно введены формирователь команд, дев тый и дес тый ключи, при этом первый вход дев того ключа соединен с выходом второ го буферного усилител , второй вход - с первым выходом формировател  команд, а выход - с выходом четвертого ключа, первый вход дес того ключа соединен с общей шиной, второй вход - со вторым выходом формировател  команд, а выход с выходом восьмого ключа, третий и четвертый выходы формировател  команд сое динены со вторыми входами седьмого и восьмого ключей соответственно, а первы и второй входы формировател  команд сое динены, соответственно, с седьмым выходом блока управлени  и выходом регистра На чертеже представлена -структурна  схема циклического аналого-цифровогчэ преобразовател . Схема преобразовател  содержит входное устройство I, блок управлени  2, под ключенные через ключ 3 к неинвертирующему входу усилител  4, выход которого через ключи 5 и 6 соединен, соответственно , с первым 7 и вторьпл 8 конденсаторами и с первым 9 и вторым Ю буферньши усилител ми, выходы которых, соо таете твенно, соединены с первыми входами ключей 11-14, первый резистор 15, соединенный с инвертирующим входом усилител  4 и через втчэрой резистор 16 выходами 17-19 ключей, источник опорных напр жений 2О, выходы которого под теааочевы к первым входам 17 и 18 ключей , регистр 21, выход первого разр да которсмго соединен с формирователем кома 22, выходы которого 23-26 соединены о вторыми входами соответственно 17 и 18, 11 и 19 ключей, выходы блока управлени  2 27-31 соединены со вторыми входами, соответственно, 5 и 6, 12-14 ключей. Преобразователь работает следующим образом. В исходном состо нии ключи 3 и 19 замкнуты, а остальные разомкнуты. Напр же1ше от-входного устройства 1 поступает на неинвертнрующий вход усилител  4, включенного в этом цикле преобразовани  в режиме компаратора, при этом состо ние 1 соответствует или отсутствию напр жени  или присутствию положительного напр жени  ни неинвертирующем входе усилител  4, состо ние О - отрицательного . Состо ние усилител  4 записываетс  в первый разр д регистра 21, указыва  на пол рность напр жени  входного устройства 1, при этом, если напр жение входного устройства 1 положительно результат преобразовани  выводитс  с регистра 21 в пр мом коде, если отрк- цательно - то в доплнительном; на этом завершаетс  первый цикл работы - определение знака входного напр жени . Во втором цикле в соответствии с состо нием первого разр да регистра 21, с выхода которого информаци  записываетс  в формирователь команд 22, содержащий дешифратор и регистр, последний вырабатывает соответствующие команды управлени , поступающие на управл ющие входы ключей 11 и 17-19 при этом подава  на один из ключей 17 или 18 разрешающий сигнал. Установка ключей осуществл етс  по сигналам устройства управлени 
2. 2. При установке первого разр да регистра 2 1 в состо ние 1, что соответствует положительному напр жению на неинвертирующем входе усилител  4, замыкаютс  ключи 3, 5 и 13 при этом коэффициент передачи устройства, содержащего последовательно соединенные усилитель 4, ключ 5 с конденсатором 7, буферный усилитель 9, резисторы 15 и 16, становитс  равным двум, так как номиналы резисторов 15 и 16 одинаковы. Входное напр жение запоминаетс  на конденсаторе 7, и на: выходе буферного усилител  9, в нечетных циклах устанавливаетс  напр жение Bb,. где (J - входное напр ж«1ие -f - того DA 1.-. .цикла преобразовани ; CLt - код нечетного разр да преобразовател , принимающего значение I или О в зависимости от пол рности вход ного напр жени ; UQP - абсолютна  величина выходного напр жени  источника опорных напр жений. В следующем цикле, преобразовани , при положительном входном напр жении, замыкаютс  ключи 13, 14 и 17, остальные ключи разомкнуты. Усилитель 4 переводитс  в компараторный режим, и информ ци  о результате преобразовани  старшего разр да переноситс  в первый разр д регистра 21 и, в соответствии с тем, какой результат 1 или О в него записываетс , формирователь команд 22 вырабатывает соответствующие команды управлени  ключами 1 и .17-19, При этом информаци  о знаке входного напр жени , записанна  в первый разр д регистра 21 переписываетс  во второй разр д регистра 21 и хранитс  в нем до момента опре делени  результата преобразовани  следующего за старшим разр дом преобразовател . Аналогично происходит процесс преобразовани  четных разр дов преобразо вател . При этом тракт записи информации включает последовательно соединенные , ключ 3, усилитель 4, ключ 6, конденсатор 8, буферный усилитель 10, ключ И, рези ;сторы 15 и 16, а выходное напр жение На выходе буферного усилител  10. в четных циклах преобразовани  устанавливаетс  с соответствии с выражением Bb,.i- KUon где а - код четного разр да преобразов тел , принимающего значени  1 или О в зависи 1ости от пол рности входного напр жени  Преобразователь в четных циклах преобразовани  содержит конденсатор 8, буферный усилитель 10, ключи 12 и 17 ({фи положительном входном напр жешш) и II, регистры 15 и 16. Чшзлр разр дов преобразовател  определ етс  алгоритмом функционировани  блока управлени  2, а смена кода о резуп татах преобразовани  в регистре 21 производитс  в моменты перевода усилител  4 в компараторный режим. Совмещение во входном усилителе функции компаратора и усилител  записи обеспечивает повышение точности преобразовани . Формулаизобретен Циклический аналого-цифровой преобразователь , содержащий входное-устройство , выход которого соединен с первым входом первого ключа, второй вход которого соединен с первым выходом блока управлени , а выход - с неинв тируюцим входом усилител , выход которого соединен с входом регистра и с п выми входами второго и третьего ключей, вторые входы Которых соединены со вторыми и третьими выходами блока управлени , а выходы- с первыми обкладками первого и второго конденсаторов соответственно , вторые обкладки которых соединены с ойцей шиной и входами первого и второго буферных усилителей, при этом выход первого буферного усилител  соединен с первыми входами четвертого и п того ключей, вторые входы которых соединены с четвертым и п тым выходами блока управлени , при этом выход четвертого ключа через первый резистор соединен с первым выводом второго резистора и инвертирующим входом усилител , а выход п того ключа соединен с инвертирующим входом усилител ; выход второго буферного усилител  соединен с входом шестого ключа, второй вход которого соединен с шестым выходом блока управлени , а выход соединен с неинвертит рующим входом усилител , седьмой выход блока управлени  соединен со вторым входом регистра, источник опорного напр жени , первый выход которого соединен с первым входом седьмого ключа, второй выход - с первым входом восьмого ключа, выходы которых соединены со вторым выводом второго регистра, О т личающийс  тем, что, с целью повышени  точности преобразовани , а него введены формирователь команд, дев тый и дес тый ключи, при этом первый вход дев того ключа соединен с выходом второго буферного усилител , второй вход с первым выходом формировател  команд. а выход - с выходом четвертого ключа, первый вход.дес того ключа соединен с общей шиной, второй вход - со вторым выходом формировател  команд, а выход с выходом восьмого ключа, третий и четвертый выходы формировател  команд соединены со вторыми входами седьмого