SU1172015A1 - Преобразователь напр жени в частоту - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В ЧАСЮТУ, содержащий интегратор, выполненный на усилителе с конденсатором и двух масштабных резистторах , компаратор, логический элемент ИЛИ, триггер, генератор импульсов эталонной частоты, логический элемент И, источник опорного напр жени  отрицательной пол рности и ключ, причем первый вывод первого масштабного резистора  вл етс  входом преобразовател , второй вывод первого масштабного резистора соединен с входом усилител  и через конденсатор - с выходом усилител , источник -опорного напр жени  отрицательной пол рности через ключ и второй масштабный резистор соединен с входом усилител , выход генератора импульсов эталонной частоты соединен с входом логического элемента И, о т личающий . с  тем, что, с целью повышени  точности преобразовани , в него введен делитель частоты , источник опорного напр жени  положительной пол рности, компаратор , два логических элемента И, три ключа и п ть масштабных резисторов , причем выход интегратора через четвертый и шестой масштабные резисторы соединен соответственно с входом первого и второго компараторов , выходы компараторов  вл ютс  выходами преобразовател  и соединены с входами логического элемента ИЛИ и соответственно с входами второго и третьего логических элементов И, выход Логического элемента ИЛИ соединен с информационным и установочным входами триггера, тактирующий вход которого соединен с выходом генератора импульсов эталонной частоты, выход триггера (Л соединен с вторым входом первого логического элемента И и вторыми входами второго и третьего логических элементов И, выход первого логического элемента И через дели таль частоты соединен с третьими входами второго и третьего логических элементов И, выход второго логического элемента И соединен с управл ющими входами первого и четвертого ключей, выход третьего логического элемента И соединен с управл ющими входами второго и третьего ключей, источник опорного напр жени  положительной пол рности через третий ключ и п тый масштабный резистор соединен с входом первого компаратора, а через второй ключ и третий масштабный резистор - с входом усилител  интегратора , источник опорного напр жени  отрицательной пол рности через четвертый ключ и седьмой масштабный резистор соединен с входом второго компаратора)

Description

1

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано в системах автоматической обработки информации дл  согласовани  аналоговых датчиков посто нного тока с цифровыми вычислительными машинами,. частотно-импульсными модел ми и телеметрическими системами.

Цель изобретени  - повышение точности преобразовани  напр жени  частоту за счет возможности преобразовани  на более высокой частоте и улучшение динамики преобразовани  за счет синхронизации работы компаратора.

На чертеже представлена функциональна  схема преобразовател  напр жени  в частоту.

Устройство содержит входную клему 1 преобразуемого напр жени , интегратор 2, компаратор 3, логический элемент ИЛИ 4, триггер 5, логический элемент И 6, делитель 7 частоты, логические элементы И 8, ключи to и 11, источник 12 опорного напр жени  положительной пол рности , источник 13 опорного напр жени  отрицательной пол рности , первый выход 14 устройства, генератор 15 импульсов эталонной частот:,, второй выход 16 устройства , компаратор 17, масштабные резисторы 18 - 21, ключи 22 и 23. Интегратор 2 содержит масштабные, резисторы 24 - 26, операционный усилитель 27 и конденсатор 28.

Входна  клемма 1 устройства через резистор 24 соединена с входом операционного усилител  27 интегратора 2, источник 12 опорного напр жени  положительной пол рности через ключ 11 и резистор 25 соединен с входом операционного усилчтел  27, а через ключ 22 и резистор 19 - с входом компаратора 3, источник 13 опорного напр жени  отрицательной пол рности .через ключ 10 и резистор 26 соединен с входом операционного усилител  27, через ключ 23 и резистор 21 - с входом компаратора 17, выход операционного усилител  27 через конденсатор 28 соединён с его входом и соответственно через резисторы 18 и 20 с входами компараторов 3 и 17 выходы компараторов 3 и 17  вл ютс  выходами устройства и соеди20152

нены с входами логического элемента ИЛИ 4 и входами логических элементов И 8 и 9, выход логического элемента ИЛИ 4 соединен с ус5 тановочньц и информационным входами триггера 5, тактирующий вход которого соединен с выходом генератора 15 импульсов эталонной частоты и первым входом логического элеменO та И 6, выход триггера 5 - с вторыми входами логических элементов И 6, 8 и 9, выход логического элемента И 6 через делитель 7 частоты - с третьими входами логических элементов 8

5 и 9, выходы которых соответствен .но соединены с управл ющими входами ключей 10, 23 и 11, 22.

Преобразователь напр жени  в частоту работает следующим образом.

0 В исходном положении при входном напр жении на клемме 1, равном нулю, триггер 3 устанавливаетс  в нулевое положение сигналом с выхода логического элемента ИЛИ 4. На

5 выходе логических элементов И 8 9 формируетс  сигнал О, закрывающий ключи 11, 10, 22 и 23.

При возникновении на клемме 1

0 отрицательного напр жени  происходит линейное нарастание выходного напр жени  интегратора 2. В момент времени t, по достижении заданного уровн  происходит переключение компаратора 3, сигнал 1 с выхода компаратора 3 через логический элемент ИЛИ 4 поступает на информационный вход триггера 5, который в момент tg фронта импульса генератора 15 эталонной частоты переключаетс  в положение 1, разреша  прохождение импульсов эталонной частоты на счетный вход делител  7 частоты через логический элемент И 6.

В этот же момент времени на выходе логического элемента И 9 формируетс  сигнал, открывающий ключи 11 и 22. При этом через последовательно соединенные резистор 25 и

ключ 11 на вход операционного усилител  27 поступает опорное напр жение +VQ , которое производит разр д конденсатора 28.

На вход компаратора 3 через последовательно соединенные ключ 22 и резистор 19 поступает опорное напр жение огорое удерживает , компаратор 3 во включеннпм состо нии. 3 Сигнал О на инверсном выходе целител  7 частоты, врем  по влени которого пропорционально .выбранному коэффициенту делени , выключает ключи 11 и 22 к компаратор 3. На выходе интегратора 2 происхо дит линейное нарастание выходного напр жени  и в момент времени t - происходит переключение компаратора 3, формирование эталонного времени t на выходе делител  7 частоты, в течение которого происходит разр д конденсатора 28 и запрет выключени  компаратора 3. На выходе 1А компаратора 3 формируютс  сигналы, частота повторен которых пр мо пропорциональна вели 154 чине входного отрицательного напр жени . При изменении пол рности входного напр же {и  на клемме 1 на положительную работа схемы анллогична рассмотренной, только переключаетс  компаратор 17 и включаютс  ключи 10 и 23. коммутирующие соответственно опорное напр жение -Vg через резистор 26 на вход операционного усилител  27, опорное напр жение V через резистор 21 на вход компаратора 17, запреща  его выключение на врем  t, На выходе 16 компаратора 17 формируетс  сигнал, частота повторени  которого пропорциональна величине положительного входного напр жени  1.

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В ЧАСТОТУ, содержащий интегратор, выполненный на усилителе с конденсатором и двух масштабных резистторах, компаратор, логический элемент ИЛИ, триггер, генератор импульсов эталонной частоты, логический элемент И, источник опорного напряжения отрицательной полярности и ключ, причем первый вывод первого масштабного резистора является входом преобразователя, второй вывод первого масштабного резистора соединен с входом усилителя и через конденсатор - с выходом усилителя, источник опорного напряжения отрицательной полярности через ключ и второй масштабный резистор соединен с входом усилителя, выход генератора импульсов эталонной частоты соединен с входом логического элемента И, о т личающий. с я тем, что, с целью повышения точности преобразования, в него введен делитель частоты, источник опорного напряжения положительной полярности, компаратор, два логических элемента И, три ключа и пять масштабных резисторов, причем выход интегратора через четвертый и шестой масштабные резисторы соединен соответственно с входом первого и второго компараторов, выходы компараторов являются выходами преобразователя и соединены ‘с. входами логического элемента ИЛИ и соответственно с входами второго и третьего логических элементов И, выход Логического элемента ИЛИ соединен с информационным и установочным входами триггера, тактирующий вход которого соединен с выходом генератора импульсов эталонной частоты, выход триггера соединен с вторым входом первого логического элемента И и вторыми входами второго и третьего логических элементов И, выход первого логического элемента И через делиs’ тель частоты соединен с третьими «входами второго и третьего логических элементов И, выход второго логического элемента И соединен с управляющими входами первого и четвертого ключей, выход третьего логического элемента И соединен с управляющими входами второго и третьего ключей, источник опорного напряжения положительной полярности через третий ключ и пятый масштабный резистор соединен с входом первого компаратора, а через второй ключ и третий масштабный резистор - с входом усилителя интегратора, источник опорного напряжения отрицательной полярности через четвертый ключ и седьмой масштабный резистор соединен с входом второго компаратора.

   SS

   11.72015