SU1112373A1

SU1112373A1 - Устройство дл логарифмировани отношени сигналов

Info

Publication number: SU1112373A1
Application number: SU823405042A
Authority: SU
Inventors: Юрий Андреевич Болванов; Виктор Викторович Каргальцев; Эдуард Адольфович Купер
Original assignee: Институт ядерной физики СО АН СССР
Priority date: 1982-03-03
Filing date: 1982-03-03
Publication date: 1984-09-07
Also published as: SU1112375A1; SU1112374A1

Abstract

УСТРОЙСТВО ДЛЯ ЛОГАРИФМИРОВАНИЯ ОТН0111ЁНИЯ СИГНАЛОВ, содержащее операционный усилитель, между инвертирующим входом и выходом которого включен интегрируюгщй конденсатор, к инвертируюо(ему входу операционного усилител подключен первый вывод масштабного резистора, второй вывод которого через первый ключ подключен к выходу источника опорного напр жени , выход операционного усилител подключен к первому входу компаратора - генератор импульсов, реверсивный счетчик, блок синхронизации, первый выход которого подключен к управл ющему входу первого ключа, отличающеес тем, что, с целью повышени точности в работе в услови х помех, в него введены второй, третий, четвертый и п тый ключи, запоминающий элемент, причем первые выводы второго, третьего и четвертого ключей соединены с вторым вьтодом масштабного резистора, вторые выводы второго и третьего ключей вл ютс соответственно первым и вторым входами устройства, второй вывод четвертого ключа подключен к выходу операционного усилител и к входу запоминающего элемента, выход которого соединен с вторым входом компаратора, выход которого подключен к первому управл ющему входу реверсивного счетчика , к тактовому входу которого подключен генератор импульсов, между инвертирующим входом и выходом операционного усилител подключен п тый ключ, выход операционного усилител вл етс выходом устройства, управл ющие входы ключей и запоминающего элемента подключены к соответствующим| выходам блока синхронизации, дополнительный выход которого подключен к j второму управл ющему входу реверсив- ; ного счетчика, выход которого подключей к входу блока синхронизации.

Description

Изобретение относитсй к устройствам преобразовани отношени сигналов по логарифмическому закону и может быть использовано в аналоговых вычислительных машинах.

Известно устройство дл логарифмировани отношени сигналов, содержащее генераторы экспоненциальных напр жений , компаратор, запоминающее устройство, счетчик, генератор импульсов , и блок управлени Щ.

Однако устройство имеет низкую помехозащищенность , малый диапазон изменени входных сигналов и низкую точность работы.

Наиболее близким к предложенному вл етс устройство дл логарифмировани отношени сигналов, содержащее операционный усилитель, между инвертирующим входом и выходом которого включен интегрирующий конденсатор, к инвертирующему входу операционного усилител подключен первый вывод первого масштабного резистора, второй вывод которого соединен с выходом fключа , вход которого подключен к выходу источника напр жени , выход операционного усилител подключен к входу компаратора, выход которого подключен к входу генератора импульсов, выход которого соединен через второй масштабный резистор с инвертирующим входом операционного усилител , выход блока синхронизации подключен к управл ющему входу ключа и к первому входу элемента И, второй вход которого соединен с выходом генератора импульсов , выход элемента И подключен к входу счетчика, выходы тсоторого вл ютс цифровым выходом устройства второй вход компаратора подключен к выходу источника опорного напр жени 2.

I .

Однако известное устройство характеризуетс низкой помехозащищенностью имеет малый диапазон отношени сигналов и обладает низкой точностью работы .

Целью изобретени вл етс повьш1ение точности в работе в услови х помех .

Поставленна цель достиг аетс тем, что в устройство дл логарифмировани отношени сигналов, содержащее операционный усилитель, между инвертирующим входом и выходом которого включен интегрирующий конденсатор, к инвертирующему входу операционного усилител подключен первый вывод масштабного резистора, второй вьгаод которого через первый ключ подключен к выходу источника опорного напр жени , выход операционного усилител подключен к первому входу компаратора , генератор импульсов, реверсивный счетчик, блок синхронизации, первый выход которого подключенк управл ющему входу первого ключа, введен второй, третий, четвертый и п тый ключи, запоминающий элемент, причем первые выводы второго, третьего и четвертого ключей соединены с вторым выводом масштабного резистора, вторые выводы второго и третьего ключей вл ютс Соответственно первым и вторым входами устройства, второй вывод четвертого ключа подключен к выходу операционного усилител и к входу запоминающего элемента, выход которого соединен с вторым входом компаратора , выход которого подключен к первому управл ющему входу реверсивного счетчика, к тактовому входу которого подключен генератор импульсов, между инвертирующим входом и выходом операционного усилител подключен п тый ключ, выход операционного усилител вл етс выходом устройства, управл кжциа входы ключей и запоминающего элемента подключены к соответствующим выходам блока синхронизации, дополнительньй выход которого подключен к второму управл ющему входу реверсивного счетчика, выход которого подключен к входу блока синхронизации .

На фиг. 1 изображена функциональна схема устройства дл логарифмировани отношени сигналов, на фиг. 2временные диаграммы сигналов.

Устройство содержит источник 1 опорного напр жени , операционный усилитель 2, интегрирующий конденсатор 3, первый, второй, третий, четвертый и п тый ключи 4-8, запоминающий элемент 9, компаратор 10, реверсивный счетчик 11, генератор 12 импульсов, блок 13 синхронизации, масштабный резистор 14, первый и второй входы 15 и 16 и выход 17.

На фиг. 2 изображены временные диаграммы: q сигналов - на выходе операционного усилител 2,6 - сигналов на выходе запоминающего элемента 9, Ь состо ни реверсивного .счетчика 11. УстройЬтво работает следующим об разом. С момента ti (фиг. 2) третий ключ 6 замкнут, остальные ключи разомкнуты . До момента t j на предвари тельно разр женном интегрирующем конденсаторе 3 накапливаетс напр жение с второго входа 16. На выходах операционного усилител 2 и св занного с ним запоминающего элемента 9, наход щегос в режиме слежени формируетс напр жение , (1) где и - напр жение на втором входе 16, R и С - величины сопротивлени масштабного резистора 14 и емкости интегрирующего конденсатора 3. В момент t 2 (фиг. 2) по сигналу блока 13 синхронизации запоминающий злемент 9 переходит в режим запоминани , сохран на выходе напр жение по выражению (1), замыкаетс п тый ключ 8, остальные ключи разомкнуты, и интегрирующий конденсатор 3 разр жаетс до нулевого напр жени . В интервале t , - t замкнут толь ко второй ключ 5, на интегрирующемv конденсаторе 3 накапливаетс напр жение с первого входа 15, в момент i(4 выходное напр жение операционного усилител 2 равно ), где и ,, - напр жение с первого входа 15. В момент tij (фиг. 2) интегрирующий конденсатор 3 начинает разр жать с через масщтабный резистор 14 и четвертый ключ 7, включаетс реверсивный счетчик 11, считающий импуль- j сы от генератора 12 импульсов. Напр жение на интегрирующем конденсаторе 3 падает по экспоненциальному закону до момента сравнени его с напр.жением, запомненным запоминающим элементом 9. В этот момент (фиг. 2) по сигналу компаратора 10 реверсивный счетчик 11 останавливаетс . Врем разр да по экспоненте определ етс вьфажением . , t,.g|, , а в реверсивном счетчике 11 хранитс цифровой эквивалент времени разр да N х С учетом того, что интервал t j- t равен интервалу t4 - t j (фиг.2), получим tx -Rcen. j После полного разр да интегрирующего конденсатора 3 (интервал te - t на фиг. 2) в момент tg замыкаетс первый ключ 4, остальные ключи раэомк нуты, и начинаетс интегрирование напр жени источника 1 опорного напр жени в течение времени . . Это врем определ етс реверсивным счетчиком 11, работающим на вычитание до нул . К моменту времени tj (фиг. 2) напр жение на выходе операционного усилител 2 с учетом выражени (5) равно и Jebix on UT (6) где linn напр жение источника 1 опорного напр жени . По сравнению с известным устройством дл логарифмировани отнощени сигналов предлагаемое характеризуетс более высокой точностью в работе в услови х воздействи помех.

Фмг.2

Claims

УСТРОЙСТВО ДЛЯ ЛОГАРИФМИРОВАНИЯ ОТНОШЕНИЯ СИГНАЛОВ, содержащее операционный усилитель, между инвертирующим входом и выходом которого включен интегрирующий конденсатор, к инвертирующему входу операционного усилителя подключен первый вывод масштабного резистора, второй вывод которого через первый ключ подключен к выходу источника опорного напряжения, выход операционного усилителя подключен к первому входу компаратора/ генератор импульсов, реверсивный счетчик, блок синхронизации, первый выход которого подключен к управляю щему входу первого ключа, отличающееся тем, что, с целью повышения точности в работе в условиях помех, в него введены второй, третий, четвертый и пятый ключи, запоминающий элемент, причем первые выво ды второго, третьего и четвертого ключей соединены с вторым выводом масштабного резистора, вторые выводы второго и третьего ключей являются соответственно первым и вторым входами устройства, второй вывод четверто го ключа подключен к выходу операционного усилителя и к входу запоминаю- щего элемента, выход которого соединен с вторым входом компаратора, выход которого подключен к первому управляющему входу реверсивного счетчи ка, к тактовому входу которого под- £ ключей генератор импульсов, между инвертирующим входом и выходом операционного усилителя подключен пятый ключ, выход операционного усилителя ‘ является выходом устройства, управляющие входы ключей и запоминающего элемента подключены к соответствующим выходам блока синхронизации, дополнительный выход которого подключен к второму управляющему входу реверсивного счетчика, выход которого подключей к входу блока синхронизации.

кв«ь кякА

ЙжА ьэ сю м сю >