SU1111179A1 - Устройство дл делени - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее блок сравнени , к первому входу которого подключены перва  обкладка накопительного конденсатора, первый вывод разр дного резистора, вход первого ключа и выходы второго и третьего ключей, выход первого ключа соединен с входом блока пам ти, выход которого  вл етс  выходом устройства, вход второго ключа  вл  етс  входом опорного напр жени , вход третьего ключа  вл етс  входом напр жени -делимого, второй вход блока сравнени   вл етс  входом напр жени -делител , втора  обкладка накопительного конденсатора и второй вывод разр дного резистора подключены к шине нулевого потенциала, выход блока сравнени  соединен с управл ющим входом третьего ключа, отличающеес  тем, что, с целью повышени  надежности, в него введены первый и второй триггеры и элемент задержки, первый вход первого триггера соединен с первым входом второго триггера, с входом элемента задер оси и  вл етс  входом запуска устройства, выход элемента задержки подключен к второму (Л входу первого триггера и к управл ющему входу первого ключа, выход первого триггера соединен с управл ющим входом второго ключа, выход бло- g ка сравнени  подключен к второму входу второго триггера, выход которого соединен с стробирук п;им входом блока Сравнени .

Description

I Изобретение относитс  к электрическим вычислительным устройствам и может быть использовано в аналого вых вычислительных машинах. Известно устройство дл  делени , содержащее формирователь экспоненциального напр жени , ключ, блок пам ти, (5лок сравнени  и блок управ лени  tn. Недостатком этого устройства  вл етс  низка  надежность. Наиболее близким к предложенному  вл етс  устройство дл  делени ,содержащее интегрирующую цепь из параллельно соединенных интегрирующего конденсатора и разр дного рези , тора, первый вывод интегрирующей цепи соединен с первым входом блока сравнени , с входом первого ключа, с выходами второго и третьего ключе второй вывод интегрирующей цепи под ключен к шине нулевого потенциала, выход первого ключа соединен с вход блока пам ти, выход которого  вл ет выходом устройства, первый выход бл ка управлени  которого соединен с управл ющим входом первого ключа,вт рой выход которого подключен к упра л кмцему входу второго ключа и к стр бирующему входу блока сравнени ,выхо блока сравнени  соединен с управл ю щим входом третьего ключа, входы второго и третьего ключей  вл ютс  входами опорного напр жени  и напр  жени -делимого соответственно, второй вход блока сравнени   вл етс  входом напр жени -делител  С2. Недостатком известного устройств также  вл етс  низка  надежность, обусловленна  сбо ми в его работе.. Цель изобретени  - повышение надежности работы. Цель достигаетс  тем, что в устройство дл  делени , содержащее блок сравнени , к первому входу которого подключены перва  обкладка накопительного конденсатора, первый вывод разр дного резистора, вход первого ключа и выходы второго и .третьего ключей, выход первого ключа соединен с входом блока пам ти, выход которого, вл етс  выходом устройства , вход второго ключа  вл етс  входом опорного напр жени , вход третьего ключа  вл етс  входом напр жени -делимого, второй вход блока сравнени   вл етс  входом 79J напр жени -делител ,втора  обкладка накопительного конденсатора и второй вывод разр дного резистора подключены к шине нулевого потенциала, выход блока сравнени  соединен с управл ющим входом третьего ключа, введены первый и второй триггеры и элемент задержки, первый вход первого триггера соединен с первым входом второго триггера, с входом элемента задержки и  вл етс  входом запускаустройства, выход элемента задержки подключен к второму входу первого триггера и к управл ющему входу первого ключа, выход первого триггера соединен с управл ющим входом .второго ключа, выход блока сравнени  подключен к второму входу второго триггера, выход которого соединен с стробирующим входом блока сравнени . На фиг.1 изображена функциональна  схема предложенного устройства, на фиг. 2 - временные диаграммы сигналов. Схема (фиг.1) включает накопительный конденсатор 1, разр дный резистор 2, первьй ключ 3, блок пам ти 4, второй и третий ключи 5 и 6, блок сравнени  7, первый и второй триггеры 8 и 9, элемент задержки 10, шину нулевого потенциала 11, вход опорного напр жени  12,вход напр жени -делимого 13, вход напр жени -делител  14, вход запуска 15, выход 16. Устройство дл  делени  работает следукицим образом. В исходном состо нии первый и второй триггеры 8 и 9 наход тс  в положении О и 1 соответственно, при этом сигнал высокого уровн  (сигнал 1) с выхода первого триггера 8 замыкает второй ключ 5, и накопительный конденсатор 1 зар жаетс  до величины опорного напр жени  UQ с входа 12 (фиг.2,d),сигнал низкого уровн  (сигнал О) с выхода второго триггера 9 блокирует блок сравнени  7. В момент времени соответствуюпий началу измерени , импульсом с входа запуска 15 (фиг.2,() первый и второй тригге.ры 8 и 9 устанавливаютс  в положение 1 и О соответственно. Сигнал на выходе первого триггера 8 скачком измен етс  до уровн  О (фиг.2,5), ВТО3 рой ключ 5 размыкаетс , и накопительный конденсатор 1 разр жаетс  через разр дный резистор 2 по экспоненциальному закону (фиг,2,о) t - посто нна  времени цепи разр да. Одновременно значение сигнала на выходе второго триггера 9 измен етс  до уровн  1 (фиг.2,л), чт подготавливает к работе блок сравнени  7. В момент сравнени  -fc.-ren где Ц - напр жение-делитель. В момент сравнени  bi (фиг.2,а) срабатывает блок сравнени  7, формиру  импульс (фиг.2,г), длительность которого равна ig ti-t (3) На врем  tu замыкаетс  третий ключ 6, и накопительный конденсато 1 замыкаетс  до напр жени -делимог UT. с входа 13 (фиг.2,а). Задним фронтом выходного импуль блока сравнени  7 (фиг.2,г) в моме времени -Ц второй триггер 9 устанавливаетс  в положение 1, при этом сигнал на выходе второго триг гера 9, значение которого скачком измен етс  до уровн  О (фиг.2,Д.) 9 вновь блокирует блок сравнени  7, чтобы исключить его повторное срабатывание . Одновременно третий ключ 6 размыкаетс , и вновь качинаетс  разр д накопительного конденсатора 1 по закону . 14 (4) Импульс, поданный на вход запуска 15 (фиг.2,е) и задержанный элементом задержки 10 на врем  (фиг.2,е), подаетс  на первый ключ 3 и, кратковременно замыка  его, разрешает считьшанне мгновенного значени  напр жени  на накопительном конденсаторе 1 (фиг.2,оО , . . -f Это напр жение запоминаетс  в блоке пам ти 4, напр жение на выходе которого равно и бмч t Выходным импульсом с элемента задержки 10 первый триггер 8 возвращаетс  в положение О, и схема принимает исходное состо ние. Таким образом, по сравнению с устройством-прототипом предложенное устройство дл  делени  обладает более высокой надежностью работы за счет исключени  сбоев в работе блока сравнени  7.

IS -мгг

Claims (1)

1. УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее блок сравнения, к первому входу которого подключены первая обкладка накопительного конденсатора, первый вывод разрядного резистора, вход первого ключа и выходы второго и третьего ключей, выход первого ключа соединен с входом блока памяти, выход которого является выходом устройства, вход второго ключа является входом опорного напряжения, вход третьего ключа является входом напряжения-делимого, второй вход блока сравнения является входом напряжения-делителя, вторая обкладка накопительного конденсатора и второй вывод разрядного резистора подклю- · . чены к шине нулевого потенциала, выход блока сравнения соединен с управляющим входом третьего ключа, отличающееся тем, что, с целью повышения надежности, в него введены первый и второй триггеры и элемент задержки, первый вход первого триггера соединен с первым входом второго триггера, с входом элемента задержки и является входом запуска .устройства, выход эле- § мента задержки подключен к второму входу первого триггера и к управляющему входу первого ключа, выход первого триггера соединен с управляющим входом второго ключа, выход блока сравнения подключен к второму входу второго триггера, выход которого соединен с стробирующим входом блока Сравнения.

   1 11111