SU1290244A1 - Измеритель разности длительностей наносекундных интервалов - Google Patents

Abstract

Изобретение может быть использовано в устройствах обработки информации . Цель изобретени  - повышение точности измерени  разности длительности наносекундных интервалов . Измеритель содержит счетчик 5, генератор 6 стабильной частоты и шины 7 и 8. Введение интегратор 1, накопительного конденсатора 2, разр дного блока 3 и компаратора 4 позвол ет при посто нной величине тока разр да иметь длительность времени разр да накопительного конденсатора 2 пропорциональной разности длительностей входных импульсов. 4 ил. . (Л со о N9 4 4 cfruff.i

Description

Изобретение относитс  к импульсной технике-и может быть использовано в устройствах обработки информации .

Целью изобретени   вл етс  повышение точности измерени  разности длительностей наносекундных интервалов .

На фиг.1 представлена структурна  схема измерител  разности длительностей наносекундных интервалов, на фиг.2 - временные диаграммы, по сн ющие его работу; на фиг.З и 4 - структурные схемы соответственно интегратора и разр дного блока.

Измеритель (фиг.1) содержит интегратор 1, накопительньй конденсатор 2, разр дный блок 3, компаратор 4, счетчик 5, генератор 6 стабильной частоты, входные шины 7 и 8.

Входные шины 7 и 8 измерител  соединены соответственно с первым и вторым входами разр дного блока 3 и интегратора 1, первый выход которого через компаратор 4 подключен к третьим входам интегратора 1 и разр дного блока 3, второй выход которого соединен с первым входом счетчика 5 второй вход которого подключен к выходу генератора 6 стабильной частоты , причем первый выход разр дного блока 3 соединен с четвертым входом интегратора 1, а накопительный конденсатор 2 подключен ко второму выходу интегратора 1.

Интегратор 1 (фиг.З) может быть выполнен на элементе ИЛИ 9, элементах 10 и 11 задержки, RS-триггере 12, управл емых ключах 13-15, источниках 16 и 17 тока и повторителе 18 напр жени . Первый и второй входы интеграто ра. через элементы задержки 10 р 11 подключены соответственно к управл емым входам ключей 15, 14 и через элемент ИЛИ 9 к S-входу RS- триггера 12,.К-вход которого соединен с третьим входом интегратора, а пр мой выход подключен к управл емому входу ключа 13. Первый вход повторител  18 напр жени  подключен к четвертому входу и второму выходу интегратора , а через сигнальные контак . ты ключей 13-15 соединен соответственно с источником опорного напр жени , источниками 16 и 17 тока, а второй вход повторител  1.8 подключе к его выходу, которьй  вл етс  первым выходом интегратора.

5

0

5

0

Разр дный блок 3 (фиг.4) может быть выполнен- на RS-триггерах 19 и 20, элементе И 21, управл емом ключе 22 и источнике 23 тока разр да.

Первый и второй входы разр дного блока соединены с S-входами соответственно RS-триггеров 19 и 20,, пр мые выходы которых через элемент И 21 подключены к управл емому входу ключа 22 и второму выходу разр дного блока, выход источника 23 тока разр да через сигнальные контакты ключа 22 соединен с первым выходом разр дного блока, третий вход которого подключен к объединенным R.-BXO- дам RS-триггеров 19 и 20.

Измеритель работает следующим образом .

В исходном состо нии ключи 14, 15 и 22 разомкнуты, ключ 13 замкнут, конденсатор 2 зар жен до уровн  И, (в интеграторе 1 и блоке 3), счетчик 5 обнулен, на выходе компаратора 4 формируетс  уровень логического нул .

В течение длительности входного импульЬа l() (фиг.2а,б), поступающего на шину 7 измерител , накопительньй конденсатор 2 подключаетс  ключом 14 к источнику 16 стабильного положительного тока 1. Потенциал конденсатора 2 при этом получает положительное приращение,рав35

ное

ди il:b

0

5

0

5

где С - емкость накопительного конденсатора 2.

При поступлении входного импульса L , триггер 12 через элемент ИЛИ 9 интегратора 1 переключаетс  в единичное состо ние и разрывает контакты ключа 13, отключа  источник опорного напр жени  U от накопительно- го конденсатора 2. Одновременно триггер 19 разр дного блока 3 по заднему фронту входного импульса переключаетс  в единичное состо ние, подготавлива  к отпиранию элемент И 21 блока 3.

По окончании длительности импульса t ключ 14 размыкаетс . Зар д конденсатора 2 заканчиваетс .

На врем  действи  HMnynbca1( ) конденсатор 2 подключаетс  ключом 15 к источнику 17 стабильного отрицательного тока 1о, в результате чего

потенциал конденсатора на величину

2 уменьшаетс 

1.-Г.

,

По окончании импульса г ключ 15 размык-аетс .

Таким образом, потенциал конденсатора 2 за врем  действи  входных импульсов t и приращение

uUj; аи,+j- ли

Учитыва , что токи 1 и 1 по абсолютной величине равны, то

тт-1- П ч

ли - (L,-,) .

L лолучает суммарное

1;и

-о

где I - модуль токов

Таким образом, приращение потенциала конденсатора 2 пропорционально разности длительностей входных сигналов 1, и t (фиг.2 в, г),

По заднему фронту входного импулса LJ триггер 20 блока 3 переключаес  в единичное состо ние, отпира  элемент И 21, При этом замыкаетс  ключ 22 цепи разр да накопительного конденсатора 2 и отпираетс  счетный вход счетчика 5 (фиг.2 д).

Начинаетс  режим линейного разр да накопительного конденсатора 2 стабильным током разр да источника 23 тока-Хр (). На врем  разр да конденсатора 2 t -tg до уровн  срабатывани 

порога срабатывани  ком- и„„„ (фиг.2, в) отпираетнапр жени  паратора 4 „„ с  счетный вход счетчика 5 и на него поступают импульсы с выхода генератора 6 стабильной частоты.

При достижении напр жением на конденсаторе 2 уровн  порога срабатывани  УПОР компаратора 4 на выходе последнего формируетс  уровень логической единицы, который по R- входам переключает триггеры 12, 19 и 20 в исходное нулевое состо ние, при котором размыкаетс  ключ 22, прекраща  разр д конденса/тора 2, и

замыкаетс  ключ i3, зар жа  конденсатор 2 до уровн  исходного напр жени  и (фиг.2в).

При превышении уровнем напр жени  на конденсаторе 2 уровн  порога срабатывани  компаратора 4 последний переключаетс  в состо цне, при котором на его выходе формируетс  уровень логического нул . При этом цикл измерени  заканчиваетс  и измеритель подготовлен к новому циклу измерени .

Таким образом, при посто нной величине тока разр да длительность времени разр да накопительного конденсатора 2 пропорциональна разности длительностей входных импульсов.

Claims (1)

1. Формула изобретени 

   Измеритель разности длительно-: стей наносекундных интервалов, содержащий первую и вторую входные

   шины, генератор стабильной частоты

   и счетчик импульсов, о щ и и с   тем, что, с ни  точности измерени .

   т л и ч а ю - целью повьнпе- в него дополнительно введены интегратор, накопительный конденсатор, разр дный блок и компаратор, причём перва  и втора  входные шины измерител  соединены соответственно е первыми и вторыми входами разр дного блока и

   интегратора, первый выход которого подключен ко входу компаратора, выход которого соединен с третьими входами разр дного блока и интегратора , второй вькод которого подключен к одной обкладке накопительно.го конденсатора, друга  обкладка которого соединена с общей шиной измерител , а четвертый вход интегратора подключен к первому выходу разр дного блока, второй выход которого соединен с первым входом счетчика, второй вход которого подключен к выходу генератора стабильной частоты.