SU1167529A1 - Цифровой омметр - Google Patents

Abstract

ЦИФРОВОЙ ОММЕТР, содержащий источник опорного напр жени , один вывод которого соединен с общей шиной, операционный усилитель, эталонный резистор, один вывод которого соединен с общей шиной, клеммы дл  подключени  измер емого резистора , одна из которых соединена с общей шиной, интегрирующий конденсатор , первый вывод которого соединен с другой клеммой дл  подключени  измер емого резистора, с первым входом компаратора и с первыми выводами первого и второго ключей, второй вывод интегрирующего конденсатора соединен с другим выводом эталонного резистора и вторым входом компаратора, выход которого соединен с входом блока счета и управлени , управл кмцие выходы которого соединены с входами управлени  первого и второго ключей, отличающийс  тем, что, с целью повышени  точности преобразовани , в него введены третий и четвертый ключи , первые вьшоды которых соединены с вторым выводом интегрирующего конденсатора, вторые выводы третьего и четвертого ключей соединены с вторыми выводами первого и второго ключей, вторые выводы первого и третьего ключей соединены сл с инвертирующим входом операционного усилител , выход которого соединен с вторыми выводами второго и четвертого ключей, неинвертирующий вход операционного усилител  соединен с другим выводом источника опорного напр жени , управл ющие выходы блока счега и управлени  соединены с входами управлени  тре05 тьего и четвертого ключей. сл го I;D

Description

J Изобретение относитс  к электро ;измерительной технике. Известен врем импульсный х ифровой омметр, содержащий источник опорного напр жени , балластный резистор,инте ратор, вьшолненный в виде операцион ного усилител  с входным р.езистором , интегрирующим конденсатором, включенным между его выходом и инвертирующим входом, ключа, включен ного параллельно интегрирующему ко денсатору, компаратора и цифрового счетно-управл ющего устройства Недостатком цифрового омметра  вл етс  низка  точность, обусловленна  вли нием на результат из мерени  параметров врем задающей цепи интегратора и напр жений смещени  нулевого уровн  компаратора и операционного усилител  интегра .тора. Наиболее близким к предлагаемом по технической сущности  вл етс  ц ровой омметр двухтактного интегрир вани , содержащий источник опорног напр жени  с подключенным к нему д лителем напр жени , верхнее плечо которого  вл етс  балластным резистором , а нижнее - резисторрм, сопротивление которого измер етс . Перва  обкладка интегрирующего конденсатора соединена с - входом компаратора и через второй ключ источником разр дного тока, втора  обкладка интегрирующего конденсатора соединена с общим проводом, выход компаратора подключен к измерителю временных интервалов, преобразующему врем  в код, и к входу схемы управлени , состо щей генератора и триггера Ш.г Недостатком цифрового омметра  вл етс  аддитивна  и мультипликативна  погрешности, а также нелинейность , св занные с напр жением смещени  нулевого уровн  преобразовател  напр жение - ток, что обу ловливает lero низкую точность. Целью изобретени   вл етс  повьшение точности преобразовани  цифрового омметра. Поставленна  цель достигаетс  тем, что в цифровой омметр, содержащий источник опорного напр жени  один вывод которого соединен с общей шиной, .рперационньй усилитель, эталонный р И Йстор, -один вывод которого соединен с общей шиной. 29-2 клеммы дп  подключени  измер емого резистора, одна из которых соединена с общей шиной, интегрирующий конденсатор, первый вывод которого соединен с другой клеммой дл  подключени  измер емого резистора, с первым входом компаратора и с первыми выводами первого и второго ключей, второй вывод интегрирующего конденсатора соединен с другим выводом эталонного резистора и вторым входом компаратора, выход которого соединен с входом блока счета и управлени , управл ющие выходы которого соединены с входами управлени  первого и второго ключей, введены третий и четвертый ключи, первые выводы которых соединены с вторым выводом интегрирующего конденсатора, вторые выводы третьего и четвёртого ключей соединены с вторыми выводами первого и второго ключей, вторые выводы первого и третьего ключей соединены с инвертирующим входом операционного усилител , выход которого соединен с вторыми вьгоодами второго и четвертого ключей, неинвертирующий вход операционного усилител  соединен с другим выводом источника опорного напр жени , управл ющие выходы блока счета и управлени  соединены с входами управлени  третьего и четвертого ключей. На фиг. 1 представлена структурна  схема цифрового омметра; на фиг. 2 - временные диаграммы, иллюстрирующие работу цифрового омметра. Цифровой омметр содержит клеммы дл  подключени  измер емого резистора 1, эталонный резистор 2, источник 3 onopHojo напр жени , операционный усилитель 4, интегрирующий конденсатор 5, ключи 6-9, компаратор 10, блок 11 счета и управлени . Устройство работает следующим образом. Пусть в момент времени, предществующий начальному, ключи 6 и 9 замкнуты , на интегрирующем конденсаторе 5 условно отрицательное напр жение , а выход компаратора 10 находитс  в состо нии логического нул . В момент прихода сигнала Пуск на управл ющих выходах блока 11 счета и управлени  по вл ютс  сигналы , инициирующие переключение ключей. 3 при этом ключи 6 и 9 размыкаютс , КЛЮЧИ 7 и 8 замыкаютс . Напр жение 0 не. инвертирующем входе операционного усрлител  А равно U. ) где Ujn опорное напр жение; приведенное к входу напр жение смещени  нулевого уровн  операционного усилител  . Поэтому в момент переключени  че рез эталонный резистор 2, сопротивление которого равно R, и интегрирующий конденсатор 5, емкость которого равна С, течет ток If. , равный т -Н-1- - .1 О) Cl R - D ЭТ интегрирующий конденсатор 5 начинает зар жатьс . В момент, когда напр жение на нем становитс  равным нулю, переключаетс  компаратор 10, на его выходе по вл етс  логическа  единица и начинаетс  отсчет интервала времени первого такта интегрировани  Т( блоком 11 счета и управлени .- . За врем  первого такта интегрировани  Т, напр  жение на интегриру ющем конденсаторе 5 достигает величины и т OP- UCM. V т . лВторой такт интегрировани  начинаетс  по истечении интервала времени Т, , тогда по сигналам от блока 11 счета и управлени  размыкаютс  клю-; чи 7, 8, замыкаютс  ключи 6, 9 и начинаетс  отсчет интервала време-. 94 ни . Во втором такте ток 1 , разр жающий интегрирующий конденсатор 5,. равен току через измер емый резистор 1, сопротивление которого равно R, и определ етс  вьфажением Uon + UcM. t R Врем  полного разр да Интегрирующего конденсатора 5 равно Т,{ и фиксируетс  в момент переключени  выхода компаратора 10 из состо ни  логической единицы в логический нуль. В этот момент на информационном выходе блока 11 счета и управлени  по вл етс  код N т. Найдем длительность интервала времени Tj из услови  где Up - напр жение на интегрирующем конденсаторе в момент окончани  второго такта интегрировани  II 11 - т П c Jc1 Q у- Ч, , .UoiLi Ucm т,--0(5) С R. откуда получим X Х.Т Ь 1Ц, Из выражени  (6) видно, что длительность выходного интервала времени Tjf не имеет составл ющих аддитивной и мультипликативной погрешностей , а также погрешности нелинейности , обусловленных напр жением смещени  нулевого уровн  операци-. онного усилител , что повышает точность цифрового омметра.

Г -% С/-

г

Claims (1)

1. ЦИФРОВОЙ ОММЕТР, содержащий источник опорного напряжения, один вывод которого соединен с общей шиной, операционный усилитель, эталонный резистор, один вывод которого соединен с общей шиной, клеммы для подключения измеряемого резистора, одна из которых соединена с общей шиной, интегрирующий конденсатор, первый вывод которого соединен с другой клеммой для подключения измеряемого резистора, с первым входом компаратора и с первыми выводами первого и второго ключей, второй вывод интегрирующего конден- сатора соединен с другим выводом эталонного резистора и вторым входом компаратора, выход которого соединен с входом блока счета и управления, управляющие выходы которого соединены с входами управления первого и второго ключей, отличающийся тем, что, с целью повышения точности преобразования, в него введены третий и четвертый ключи, первые выводы которых соединены с вторым выводом интегрирующего конденсатора, вторые выводы третьего и четвертого ключей соединены с вторыми выводами первого и второго ключей, вторые выводы первого и третьего ключей соединены с инвертирующим входом операционного усилителя, выход которого соединен с вторыми выводами второго и четвертого ключей, неинвертирующий вход операционного усилителя соединен с другим выводом источника опорного напряжения, управляющие выходы блока счета и управления соединены с входами управления третьего и четвертого ключей.

   6252911

   11675292