SU1237993A1

SU1237993A1 - Преобразователь сопротивлени посто нному току в интервал времени

Info

Publication number: SU1237993A1
Application number: SU843808528A
Authority: SU
Inventors: Владимир Андреевич Янкович
Original assignee: Предприятие П/Я Г-4493
Priority date: 1984-11-05
Filing date: 1984-11-05
Publication date: 1986-06-15

Abstract

Изобретение относитс к электроизмерительной технике и может быть использовано в цифровых вольт ; метрах. Цель изобретени - повышение точности преобразовани . Устройство содержит источники 1 и 16 опорного напр жени , опорный резистор 2, операционный усилитель 3, резистрры 4 и 21, согласующий блок 6, интегратор 7, входные клеммы 8 и 9 преобразовател , преобразуемый резистор 10,ключи И, 12 и 13, запоминающие конденсаторы 14, 15, блок 17 управлени с входом 22 и выходами 23-26, усилитель 18, блок 19 коррекции, конденсатор 20, входной ключ 5 с входами 27-29. Достижению поставленной цели способствует введение в устройство источника 1 опорного напр жени , ключей 12 и 13, запоминающих конденсаторов и резистора 4. В описании представлены временные диаграммы по сн ющие работу устройства и вариант реализации блока управлени . 3 ил. i (Л ГС со « со со со Вым9 Перегрузка

Description

Изобретение относитс к электроизмерительной технике и может быть использовано в цифровых вольтметрах дл линейного преобразовани сопро- тивлени в интервал времени.

Цель изобретени - повьшение точности преобразовани .

На фиг.1 представлена блок-схема преобразовател ; на фиг.2 - вариант реализации блока управлени ; на фиг.З - временные диаграммы блока управлени .

Устройство (фиг.1) содержит дополнительный источник 1 опорного напр жени , выход которого соединен через опорный резистор 2 с входом операционного усилител 3, к которому подключен первый вывод дополнительного резистора 4, второй вывод которого соединен через входной ключ 5 и согласующий блок 6 с входо интегратора 7, входные клекмы 8 и 9 преобразовател дп подключени преобразуемого резистора 10, ключи П, 12 и 13, запоминающие конденсаторы 14 и 15, источник 16 опорного напр жени , блок 17 управлени , выходы которого соединены с управл ющими входами входного ключа 5, интегратор 7 содержит усилитель 18, блок 19 коррекции дрейфа нул усилител , конденсатор 20, резистор 21, вход 22 блока управлени , выходы 23 26, входы 27, 28 и 29 входного ключа 5.

Блок 17 управлени (фиг.2) содержит генератор 30 импульсов, счетчик 31 по модулю 3, компаратор 32, IK- триггеры 33 и 34, логические элементы 35, 36: и 37 И-НЕ, инверторы 38, 39 и 40.

Работа блока управлени по снена эпюрами, приведенными на фиг.З. где. а - напр жение на выходе reHepa тора 30 импульсов;

б - напр жение на выходе счет- чика 31;

в - напр жение на инвертирующем выходе 1К-триггера 33;

г - напр жение на инвертирующем выходе 1К-триггера 34;

д - напр жение на выходе инвертора 38;

е - напр жение на выходе элемента 36;

ж - напр жение на выходе инвертора 39;

s

0

5

0

5

0

5

0

5

3 - напр жение на выходе элемента 37;

и - напр жение на выходе инвертора 40;

к - напр жение на входе 22 блока 17 управлени (входе компаратора 32);

л - напр жение на выходе компаратора 32.

Преобразователь сопротивлени посто нному току в интервал времени работает в три такта,

В исходном состо нии (до начала л первого такта работы) ключи 11 и 12, вход 27 ключа 5 и ключ (не показан) в блоке 19 коррекции дрейфа нул замкнуты .

Управление ключами осуществл етс выходным напр жением элемента 36 И-НЕ блока 17 управлени (выход ;24 блока 17 управлени , фиг.З). Таким образом до начала первого такта, работы запоминающий конденсатор 15 зар жаетс от источника 16 опорного напр жени до величины В это врем вход операционного усилител 3 через резистор 4 и ключ 5 подсоединен к входу согласующего блока 6, который имеет большое входное сопротивление и малое выходное. Напр жение смещени операционного усилител 3 совместно с напр жени ми смещени согласующего блока 6 и усилител 18 интегратора 7 запоминаетс в блоке 19 коррекции дрейфа.

В начале первого такта работы (на фиг.З - момент времени t() на выходе счетчика 30 блока 17 (выход 26 блока 17) устанавливаетс состо ние лог гической единицы. Этим напр жением устанавливаютс в нулевое состо ние 1К-триггеры 33 и 34 блока 17 управлени . На инвертирующих выходах ГК-триггеров 33 и 34 устанавливаютс состо ни логической единицы, которые перевод т выход элемента 36 И-НЕ в состо ние логического нул . Кгаочи I1 и 12 и вход 27 ключа 5 размыкаютс , а ешок 19 коррекции дрейфа переключаетс из режима запоминани в режим коррекции.

Напр ж€шием с выхода счетчика 31 блока 17 (выход 26 блока 17) замыкаетс ключ 5 по входу 28. Во врем первого такта работы, длительность которого посто нна и равна (период времени t, фиг.З), к входу соглас пощего блока 6 прикладываетс выходное напр жение усилител 3, которое равно сумме напр жени смещет-: ни последнего и напр жени на преобразуемом резисторе 10.

В конце первого такта работы напр жение на выходе интегратора 7 имеет величину

CM.OY

+U

С/И.О- Г/И.ЦНТ см. CY

СИ. ИНТ

) т

1 RC

, TI .т

и

Rjt cM.of

и

СМ-ИКГ

где RC - посто нна времени интегратора;

UB, - напр жение на резисторе 10; напр жение смещени операционного усилител 3; напр жение смещени интегратора 7; Ugj с напр жение смещени согласующего блока 6.

По окончании первого такта работы (момент t на эпюрах фиг.З) на выходе счетчика 31 блока 17 (выход 26 блока 17) устанавливаетс состо ние логического нул . Этим перепадом напр жени закрываетс ключ 5 по входу 27 и устанавливаетс состо ние логической единицы на выходе инвертора 40 блока 17 (выход 24 блока 17). Эти напр жением замыкаетс ключ 5 по входу 29 и ключ 13. Во врем второго , такта (период времени tj-t) к входу согласующего блока 6 прикладываетс суммарное напр жение запоминающих конденсаторов 14 и 15, которые включаютс последовательно. Так как пол рность источника опорного напр жени 16 противоположна пол рности напр жени на преобразуемом резисторе 10, то происходит разр д интегрирующего конденсатора 20 интегратора 7 от величины Uj, ДО нул .

Учитыва , что напр жение на выходе интегратора 7 в конце второго такта равно нулю, можно записать:

«.

-I- (U RC

o..Uc..c, (2)

см, Инт С)«оу см.су см. икт

)-т

где UQU - напр жение на конденсаторе 1 5;

напр жение на конденсаторе 14;

напр жение смещени согласующего блока 6;

си инг напр жение смещени интегратора 7;

Т - длительность второго такта работы устройства. После преобразовани (2) имеет вид: Т

,.T

ио.г

(3)

10 При достижении напр жени на выходе интегратора 7 нулевого уровн (момент времени t на фиг.З) на выходе компаратора 32 по вл етс отрицательный перепад напр жени , который

15 устанавливает 1К-триггер 33 в состо ние логической единицы. .На инвертирующем выходе 1К-триггера 33 устанавливаетс состо ние логического нул , которое устанавливает на выхо20 де 25 блока 17 управлени состо ние логической единицы, а на выходе 24 блока 17 управлени - состо ние логического нул . Напр жение с выхода 24 блока 17 управлени закрывает ключ

25 5 по входу 29 и ключ 13, а напр же- ние с выхода 25 блока 17 управлени устанавливает преобразователь в исходное состо ние.

Во врем третьего такта (интервал

30 времени от tj до tj, на фиг.З) преобразователь находитс в исходном состо нии .

Из (3) видно, что длительность второго такта (фиг.Зй, 4S) пропорциональна Uj и не зависит от напр жений смещени операционного усилител 3, напр жений смещени согласзгющего блока 6 и усилител I8 интегратора 7. Так как значение пропорционально

40 величине преобразуемого резистора 10,

то и длительность второго измеритель-- ного такта соответствует измер емому сопротивлению.

35

Когда величина измер емого сопротивлени превышает верхнее значение выбранного диапазона измерени , напр жение на выходе интегратора 7 не достигает нулевого уровн , а на Bfcjxo- де инвертора 40 (выход 24 блока 7) сохран етс значение логической еди ницы. Эта единица присутствует на одном из входов элемента 35 И-НЕ На второй вход элемента 35 И-НЕ посту пает импульс с выхода генератора 30 импульсов. На выходе элемента 35 И-НЕ по вл етс отрицательный перепад напр жени , которые переводит 1К-триггер 34 в единичное состо ние.

Сигнал с инвертирующего выхода триггера 34 устанавливает блок 17 управлени в исходное состо ние, а сигнал с неиквертирующего выхода используетс дла индикации перегрузки.

Резистор 4 и конденсатор 14 (фиг.1) образуют фильтр, устран ющий импульсную помеху, возникающую при коммутации ключей.

Claims

Формула изобретени

Преобразователь сопротивлени посто нному току в интервал времени, содержащий источник опорного напр жени , опорный резистор, операционный усилитель, вход которого соединен с первым выводом опорного резистора и с первой входной клеммой преобразовател дл подключени преобразуемого резистора, втора входна клемма соединена с выходом операционного усилител , входной ключ, согласующий блок, интегратор, в состав которого вход т усилитель, блок коррекции дрейфа нул усилител , один вход которого соединен с выходом усилител , выход - с.одним из входов усилител , второй вход которого вл етс входом интегратора, а выход - выходом интегратора, управл ющий вход блока коррекции дрейфа нул усилител соединен с первым выходом блока управлени вход которого соединен с выходом интегратора, первый, второй и третий выходы блока управлени соединены соответственно с управл ющими входами входного клюСигнал ЛИ Корр

12379936

ча, первый выход блока управлени соединен также с управл ющим входом первого ключа, выход которого соединен с одним из входов входного клюс ча, а вход - с выходом источника

опорного напр жени , второй выход .блока управлени соединен также с выходом преобразовател , отличающий с тем, что, с целью повьше10 им точности, в него введены дополнительный источник опорного напр жени , второй и третий ключи, первый и второй запоминающие конденсаторы, дополнительный резистор, причем вы15 ход дополнительного источника опорного напр жени соединен с вторым выводом опорного резистора, первый вывод дополнительного резистора - с первым выводом опорного резистора,

20 второй вывод дополнительного резистора - с первым входом входного ключа , с выходом второго ключа и с первым выводом первого запоминающего конденсатора, второй вывод которого

25 соединен с общей шиной преобразовател и с выходом третьего ключа, вход которого соединен с входом второго ключа и с первым выводом второго запоминающего конденсатора, второй

30 вывод которого соединен с выходом первого ключа, управл ющие входы второго и третьего ключей соединены соответственно с вторым и третьим выходами блока управлени , выход

35 операционного усилител соединен с вторым входом входного ключа, выход которого через согласующий блок соединен с входом интегратора.

Bttxoff

Сипь перегрузки

tz ts

Редактор Т.Митейко

Составитель В.Савинов

Техред Л.Сердюкова Корректор Т.Колб

Заказ 3284/45 Тираж 728 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

tif. tf tg Фиг.д