SU1649662A1 - Преобразователь напр жени в интервал времени - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано в универсальных цифровых вольтметрах дл  линейного преобразовани  посто нного напр жени  в интервал времени. Изобретение позвол ет повысить точность преобразовани . В преобразователь, содержащий источник 1 опорного напр жени , ключи 4, 5, 8, 9 и 17, блок 23 сравнени , операционные усилители 12, 13, 19, компаратор 20} буферный усилитель 6, токоо раничивающие элементы 2, 3, 15, 16, 18, 21, 22, выполненные на резисторах, накопительные элементы 11, 14, выполненные на конденсаторах , введен ключ 7. 1 з.п. ф-лы, 3 ил.

Description

Я 15 18

Вход

Фиг.1

Изобретение относитс  к электроизмерительной технике и может быть использовано в универсальных цифровых вольтметрах дл  линейного пре- образовани  посто нного напр жени  в интервал времени.

Целью изобретени   вл етс  повышение точности преобразовани .

На фиг. 1 приведена структурна  схема преобразовател $ на фиг. 2 - структурна  схема блока управлени ; на фиг. 3 - временные диаграммы, по сн ющие работу блока управлени .

Преобразователь содержит источник 1 опорного напр жени , токгограничи- вающие элементы -2 и 3, выполненгые на резисторах, ключи 4 и 59 буферный усилитель 6, ключи 7т-9, токоог- раничивающий элемент 10, выполненный на резисторе, накопительный элемент 11, выполненный на конденсаторе, операционные усилители 12 и 13, накопительный элемент 14%, выполненный на конденсаторе, токоограничивающие эле- менты 165 выполненные на резисторах , ключ 17, токоограничивающий элемент 18, выполненный на резисторе, операционный усилитель 19, компаратор 20, токоограничивающие элементы 21 и 22 выполненные на резисторах и блок 23 управлени .

Блок управлени  (фиг.2) содержи7 генератор 24 импульсов, делители 25 и 26 частоты, на два& элемент И-НЕ 27, элементы ЧЕ 28-30, D-триггеры 31 и 32 и элементы ШШ-НЕ 33 и 34.

На фиг.З обозначены: а - напр жение на выходе элемента НЕ 28,- Ј - нпр жение на выходе элемента И-НЕ 27 J & - напр жени  на инвертирующем выходе D-триггера 32 $- напр жение на пр мом выходе D-триггера 31; fy - напр жение на выходе элемента ИЛИ-НЕ 33} Q напр жение на выходе элемента ИЛИ-НЕ 34; К - напр жени  на, входе блока 23; - напр жение на выходе усилител  12.

Преобразователь работает в три тата . В исходном состо нии (до начала первого такта работы) ключи 5, 9. и 17 замкнуты. Вход буферного усилител  6 соединен с общей шиной, а вхо усилител  13 - с точкой соединени  резисторов 2 и 3, образующих дели- тель, с коэффициентом передачи

к3

V

R,

(1)

где

R R5 сопротивление резистора 2, сопротивление резистора 3. Так как делитель подключен к выхо- ду источника 1, то на выходе усилител  13 устанавливаетс  напр жение, равное:

U

иоК9

+ U,

(1)

где U

U. о

СМ13

Кв опорное напр жение, напр жение смещени  усилител  13;

коэффициент передачи делител , образованного резисторами 2 и 3.

На неинвертирующем входе усилител  12 интегратора за счет глубокой отрицательной обратной св зи устанавливаетс  напр жение, равное:

UCM6 +

U

см г

(3)

где UCM6- напр жение смещени  -буфер«

ного усилител  6J UCM - напр жение смещени  усилител  12 интегратора. Предположим, что источник опорного напр жени  имеет отрицательную пол рность , тогда выражение (2) примет вид

(4У

и uoV

Напр жение на выходе усилител  равно

12

U,

ИНТ. О

UQK3

исшЗ +

и,

с«19

+ исме + . )

(5)

0

где

о кэи

5 U

опорное напр жение ,

коэффициент передачи делител , образованного резисторами 2 и 3,

напр жение смещени  усилител  13 i

напр жение смещени  усилител  19. Конденсатор 14 зар жаетс  до наCMt

см

пр жени ,

ил

равного:

U, - Uft о

+

W

-иока

В начале первого такта работы (на фиг.З момент времени t0)Ha выходе элемента 27 блока 23 устанавливаетс  состо ние логического нул , на выходе элемента 28 - состо ние логической единицы, а на выходе элемента 34 - состо ние логического нул , Это при™

водит к размыканию ключей 5 и 17 и замыканию ключа 4.Во врем  первого такга, длительность которого посто нна и равна ТЛ

(период времени

t t на фиг.З),

к входу буферного усилител  прикладываетс  преобразуемое напр жение U. К концу, первого такта напр жение на выходе интегратора имеет величину

U

ИНТ. О

+ FK(UK

исмм.),

где U x - преобразуемое напр жение; Т - длительность первого такта

преобразовани }

R - сопротивление резистора 10( С - емкость конденсатора 11. По окончании первого такта (момент времени t на фиг.З) на выходе элемента 27 устанавливаетс  уровень логической единицы. При этом ключ 4 размыкаетс , а ключ 5 замыкаетс .

Перепад напр жени  на выходе элемента 27 воздействует на С-вх.оды D-триггеров 31 и 32. В зависимости о состо ни  входа блока 23 триггер 31 устанавливаетс  в единичное состо ние , триггер 32 - в нулевое. Состо ние входа блока 23 в конце первого такта определ етс  пол рностью преобразуемого напр жени . При положительном преобразуемом напр жении на входе блока 23 устанавливаетс  логическа  единица, а при отрицательном преобразуемом напр жении - логический ноль.

, Рассмотрим случай, когда преобразуемое напр жение имеет отрицательную пол рность. На R-вход D-триггера 31 поступает логический ноль. Положительный перепад напр жени  на С- входе переводит D-триггер 31 в единичное состо ние. На неинвертирующем выходе D-триггера 31 устанавливаетс  логическа  единица. Этот сигнал вызывает замыкание ключа 8. На выходе элемента 33 устанавливаетс  логический ноль, который размыкает ключ 9. Логическа  единица, установивша с  на выходе элемента 30, поддерживает нулевое состо ние на выходе элемента 34, тем самым сохран   разомкнутое состо ние ключа 17.

На вход усилител  13 через ключ 8 поступает опорное напр жение. Очевидно , что напр жение на входе усиливеличину

тел  13 изменитс  на

Ли -U +

U К л

О о )

(8-)

10

15

где

Г

20 25 опорное напр жение , коэффициент передачи делител , образованного резисторами 2 и 3.

На такую же величину изменитс  напр жение на выходе усилител  13, на неинвертирующих входах усилителей 12 и 19 и на выходе усилител  12 чн- тегратора которое становитс  равным: (

-U0

+ U

ели ч

icVUCAM3 +

(S)

Напр жение на неинвертирующем вхоусилител  12 в этот момент време- равно;

U2 - Uon

исм5з- ис

-и

ол

(1-Кд)+ U

ем б

} и

CMt2

(Ю)

На неинвертирующем входе усилител  19 устанавливаетс  напр жение:

5

0

5

0

U, -- -U

UCA,13 +

и

(11)

щем

ч;.

о -слнз М .9

Благодар  ьаличию на неинзертирую-- входе усилител  12 напр жени 

на«р.наетс  разр д интегратора, заканчивающийс  при по влении на выходе интегратора напр жени , равно™ го U5 (момент t, на фиг.З). В этот момент срабатывает компаратор 20 и на шине входа блока 23 устанавливаетс  логическа  единица, котора  устанавливает по R-входу D-триггер 31 в нулевое состо ние. D-триггер остаетс  в единичном состо нии, выходе элемента 33 устанавливает32

На

с  состо ние логической единицы, а на выходе инвертора 30 и элемента 34 состо ние логического нул . Это приводит к размыканию ключа 8 и замыканию ключей 9 и 17. Так как в конце второго цикла напр жение на выходе интегратора становитс  равным напр 55 жению U«, то можно записатьJ

- ) J3J

(12)

е U

инт

- напр жение на выходе ин- -тегратора, в начале второго такта; Tv - длительность второго такА

Tav

После подстановки (1), (9) и (11) (12) и преобразовани  получаем

т JLL.UL3 Ј х R2 ио

(13)

При положительной пол рности преобразуемого напр жени  выражение дл  Т„ имеет вид

К

R,

R3 Ux

R,

.Ii Т

V0

(1U)

Из (13) и (14) видноs что врем  Т„ пропорционально величине преобразуемого напр жение и не зависит от сопротивлени  канала ключей.

Claims (2)

1. Преобразователь напр жение в интервал времени, содержащий компаратор , первый ключ, информационный вход которого  вл етс  первой входной шиной, выход первого ключа соединен с информационным входом второго ключа и неинвертирующим входом буферного усилител , инвертирующий вход которого соединен с выходом буферного усилител  и через первый токоограничивающий элемент, выполненный на резисторе, с инвертирующим входом первого операционного усилител , который через первый накопительный элемент, выполненный на

конденсаторе, соединен с выходом пер дд тора соединен с выходом первого опевого операционного усилител , инвертирующий вход второго операционного усилител  соединен с первыми выводами второго и третьего токоограничи- вающих элементов, выполненных на резисторах , второй вывод второго резистора соединен с выходами второго операционного усилител  и третьего ключа, информационный вход которого через второй накопительный элемент, выполненный на конденсаторе, соединен с первым выводом четвертого то- коограничивающего элемента, выполненного на резисторе, выход компаратора соединен с входом блока управлени  и через п тый и шестой токо- , ограничивающие элементы, выполненные на резисторах, с шиной нулевого потенциала, третий операционный

0

5

0

5

0

5

усилитель, инвертирующий вход которого соединен с его выходом, источник опорного напр жени , первый выход которого  вл етс  шиной нулево- го потенциала, второй выход через седьмой токоограничивающий элемент, выполненный на резисторе,, соединел с первым выводом восьмого токоогра- ничивающего элемента, выполненного на резисторе, первый вывод восьмого резистора соединен с информационным входом четвертого ключа, выход которого объединен с выходом п того ключа, управл ющие входы первого, второго, третьего, четвертого и п того ключей соединены соответственно с первым, вторым, третьим, четвертым и п тым выходами блока управлени , выход второго ключа  вл етс  шиной нулевого потенциала, о т- личающийс  тем, что,с целью повышени  точности преобразовани , в него введен шестой ключ, информационный вход которого  вл етс  шиной нулевого потенциала, управл ющий вход соединен с шестым выходом блока управлени , а выход объединен с выходом п того ключа и соединен с неинвертирующим входом третьего операционного усилител , выход которого соединен с неинвертирующим входом второго операционного усилител  и вторым выводом четвертого резистора, неинвертирующий вход компаратора соединен с первым выводом шестого резистора , инвертирующий вход соединен с выходом второго операционного усилител , второй вывод третьего резис5

0

5

рационного усилител , информационный, вход п того ключа соединен с вторым выходом источника опорного напр жени , второй вывод восьмого резистора  вл етс  шиной нулевого потенциала , седьмой выход блока управлени   вл етс  выходной шиной.

2. Преобразователь по п. 1, отличающийс  тем, что блок управлени  выполнен на последовательно соединенных генераторе , импульсов , первом и втором делител х частоты на два, элементе И-НЕ, а также на двух D-триггерах, трех элементах НЕ и двух элементах ИЛИ-НЕ, выход элемента И-НЕ подключен к входу пер- вого элемента НЕ и С-входам первого и второго D- триггеров, S-вход первого D-триггера через второй элемент НЕ подключен к R-входу второго D-триггера и  вл етс  входом блока управлени , D-вход второго D-триг гера  вл етс  шиной логической, единицы , S-вход второго D-триггера и D- и R-входы первого В-триггера объединены и  вл ютс  шиной логическо- I го нул , пр мой выход второго D-триггера и инверсный выход первого D-триггера соединены соответственно с первым и вторым входами первого элемента ИЛИ-НЕ, выход которого через третий .элемент НЕ подключен к первому входу второго элемена

5 Ъ

д

та ИЛИ-НЕ, второй вход которого соединен с выходом первого элемента НЕ, выход первого делител  частоты соединен с вторым входом элемента И-НЕ, выход которого, а также выходы первого элемента НЕ, второго элемента ИЛИ-НЕ, третьего элемента НЕ, первого элемента ИЛИ-НЕ, инверсный выход первого непр мой выход второго D- триггеров  вл ютс  соответственно вторым, первым, третьим, седьмым, четвертым, шестым и п тым выходами блока.

15