SU1104667A1 - Делитель частоты следовани импульсов - Google Patents

Abstract

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИШУЛЬСОВ, содержащий счетчик импуль сов, входы управлени  которого соединены с шинами управлени , счетный вход - с входной шиной и входом синхронизации триггера, разр дные выходы , кроме первого,- с входами дешифратора первой ступени, а выход первого разр да - с первым входом дешифратора второй ступени, второй вход которого соединен с выходом дешифратора первой ступени, а выход - с информационным входом триггера, отличающийс  тем, что, с целью повьшени  его быстродействи , выход дешифратора второй ступени соединен с входом разрешени  записи счетчика импульсов, а третий вход с выходом триггера. О) О)

Description

1 Изобретение относитс  к импульсно техники и может быть использовано в устройствах автоматики, вычислительной и измерительной техники. Известен делитель частоты следова ни  импульсов с переменным коэффициентом делени , содержащий счетчик импульсов, элементы совпадени , триг гер и элементы И-НЕ 11 1Недостатком устройства  вл етс  низкое быстродействие, определ емое задержками распространени  сигнала в элементах совпадени  и многовходовом элементе И-НЕ, Наиболее близким по технической сущности к предлагаемому  вл етс  делитель частоты содержащий счетчик импульсов, входа управлени  которого соединены с шинами управлени , счетный вход - с входной шиной и входом синхронизации триггера, разр дные вы ходы, кроме первого,- с входами дешифратора первой ступени, а выход первого разр да - с первым входом дешифратора последней ступени, второ вход которого соединен с выходом дешифратора первой ступени, а выход информационным входом триггера 123. Недостаток известного устройства низкое быстродействие, а именно, при увеличении i разр дности счетчика дешифратор наполнени  необходимо строить по ступенчатой схеме, в результате чего в нем увеличиваетс  задержка в момент записи кода, т.е. при размыкании обратной св зи. Цель изобретени  - повышение быст родействи . Дл  достижени  поставленной цели в делитель частоты следовани  импуль сов, содержащий счетчик импульсов, входы управлени  которого соединены с шинами управлени , счетный вход с входной шиной и входом синхронизации триггера, разр дные выходы, кроме первого,- с входами дешифратора первой ступени, а выход первого разр да - с первым входом дешифратора второй степени, второй вход которого соединен с выходом дешифратора первой ступени, а выход - с информацион ным входом триггера, выход дешифратора второй ступени соединен с входом разрешени  записи счетчика импульсов , а третий вход - с выходом триггера. На чертеже представлена структурна  схема устройства. 7 Устройство содержит счетчик 1 импульсов , дешифратор 2 первой ступени , дешифратор 3 второй ступени, триггер 4, входную шину 5, шины (6-1)-(6-N) управлени , при этом счетный вход счетчика 1 соединен с входом синхронизации триггера 4 и шиной 5, входы управлени  с шинами управлени  (6-1)-(6-N), разр дные выходы, начина  ci второго,- с входами дешифратора 2, а выход первого разр дас первым входом дешифратора 3, второй вход которого соединен с выходом дешифратора 2, третий вход - с выходом триггера 4, а выход - с информационным входом триггера 4 и с входом разрешени  записи счетчика 1. Устройство работает следующим образом . В момент наполнени  счетчика 1 на выходе дешифратора 2 по вл етс  сигнал, разрешающий начальную установку счетчика 1. В момент прихода тактового импульса, который обеспечивает начальную установку счетчика 1 и срабатывание триггера 4, сигнал с его выхода блокирует дешифратор 3. В результате этого сигнал на выходе дешифратора исчезает до того, как срабатывает дешифратор первой ступени 2. После начальной установки цикл работы устройства повтор етс . Минимальный период повторени  импульсов на шине 5 (Tg ) определ етс  формулой +Т , (Я к З.ос.то где tb, длительность импульса на шине 5; максимальное врем  задержЗ .ос, mcff ки при замыкании и размыкании обратной св зи. Врем  задержки при замыкании обратной св зи равно l fll Amin -задержка срабатывани  первого разр да счетчика 1; -задержка срабатывани  дешифратора 3 второй ступени . Врем  задержки при размыкании обатной св зи равно ,,.. + t. . / ат А ПИП де trt-,. задержка срабатывани  триггера 4. Как видно из формул (2) и (3) при динаковом быстродействии триггеров 3110466 счетчика 1 и триггера 4 и быстродействие устройства определ етс  временем включени  и выключени  дешифратора 3 второй ступени. Дл  сравнени  с прототипом укажем, что без триггера 4 Т, определ етс  формулой А-1 где t flN - врем  срабатывани  триггера h-ro разр да по счетному входу} iА - врем  срабатывани  дешифратора первой .ступени. tn ° 1 Период повторени  импульсов огфедел етс  временем i, А1 Применение предлагаемого устройства Позволит выполнить технические требовани  по быстродействию, упростить электрическую схему, провести дальнейшую миниатюризацию за счет получени  возможности применени  микросхем более высокой степени интеграции , что позволит уменьшить вес, габариты , снизить потребл емую мощность и стоимость.

Claims (1)

1. ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий счетчик импульсов, входы управления которого соединены с шинами управления, счетный вход - с входной шиной и входом син- ' хронизации триггера, разрядные выходы, кроме первого, - с входами дешифратора первой ступени, а выход первого разряда - с первым входом дешифратора второй ступени, второй вход которого соединен с выходом дешифратора первой ступени, а выход - с информационным входом триггера, отличающийся' тем, что, с целью повышения его быстродействия, выход дешифратора второй ступени соединен с входом разрешения записи счетчика импульсов, а третий вход с выходом триггера.

   ₁ 1104667