SU1547050A1 - Умножитель частоты следовани импульсов - Google Patents

Abstract

Изобретение может использоватьс  в устройствах автоматики и вычислительной технике, а также в измерительной технике и в преобразовател х частоты. Цель изобретени  - расширение функциональных возможностей за счет введени  в выходной сигнал посто нной частотной подставки с возможностью изменени  последней - достигаетс  введением делител  9 кодов, мультиплексора 8, демультиплексора 10, сумматора 6, элемента И 15 и задатчиков 5, 13 и 14 кода с организацией новых функциональных св зей. Устройство также содержит генератор 1 тактовых импульсов, элемент И 2, блок 3 управлени , делитель 4 частоты, счетчик 7 импульсов, регистр 11 хранени , делитель 12 с переменным коэффициентом делени , входную и выходную шины 17 и 16. 1 з.п. ф-лы, 2 ил., 1 табл.

Description

3154

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, а также в измерительной технике и в преобразовател х иастотьь

1Гель изобретени  - расширение функциональных возможностей умножител  за счет введени  в выходнок сигнал посто нной частртной подставки с -возможностью ее изменени ,

На фиг.1 изображена электрическа  структурна  схема предлагаемого умножител ; на фиг.2 - блок управлени .

Умножитель содержит генератор 1 тактовых импульсов, первый элемент И 2. 3 управлени , делитель 4 частоты , первый задатчик 5 кода, сумматор 6, счетчик 7 импульсов, мультиплексор 8, делитель 9 кодов, демуль- типлексор 10, регистр 11 хранени , делитель 12 с переменным коэффициентом делени , второй-задатчик 13 кода, третий задатчик 14 кода и второй элемент И 15,

Генератор 1 тактовых импульсов через первый элемент И 2 соединен с тактовым входом делител  12 с переменным коэффициентом делени , выход которого соединен с выходной тиной 16, а информационные входы соединены с выходами регистра 11 хранени .

Первый вход блока 3 управлени  соединен со входной шиной 17, второй вход - с выходом генератора 1 тактовых импульсов, с тактовым вхоцом делител  9 кодов и со входом делител  4 частоты, выход которого соединен с первым входом второго элемента И 15, выход которого соединен со счетным входом счетчика 7 импульсов, информационные входы которого соединены с выходами первого задатчика 5 кода, выходы - с первой группой входов мультиплексора 8, выходы которого соеди- нены с первой группой входов делител  9 кодов, втора  группа входов которого соединена с выходами второго задатчика 13 кода, выходы - со входами демультиплексор  10, перва  группа выходов которого соединена с информационными входами регистра 11 хранени , втора  группа выходов - с первой группой входов сумматора 6, втора  группа входов которого соединена с выходами третьего задатчика 14 кодов, выходы - со второй группой входов мультиплексора 8. Первый и второй выходы блока 3 управлени  соединены со

0

5

0

5

д5 0

5

0

50

5

вторыми входами соответственно перво- го 2 и второго 15 элементов И, третий выход соединен - установочным входом счетчика 7 импульсов, четвертый выход - со входом управлени  мультип.пек сора 8, п тый выход - со входом запуска делител  9 кодов, шестой выход - со входом зшравлени  де- мультиплексора 10 и седьмой выход - с входом записи регистра 11 хранени .

Блок 3 управлени  содержит первый элемент И 18, первый вход которого соединен с первым входом блока 3 управлени  и со входом сброса счетчика 19 импульсов, выход - с тактовыми входами первого 20 и второго 21 триггеров , инверсный выход первого из которых соединен с его информационным входом, пр мой выход - с информационным входом второго триггера 2 , инверсный выход которого соединен со вторым входом первого элемента И 18, пр мой выход - с информационньм входом третьего триггера 22, пр мой вы-| ход которого соединен с первым выходом блока 3 управлени , второй вход которого соединен с первым входом второго элемента И 23, выход которого соединен со счетным входом счетчика 39 импульсов, выходы которого соединены с адресными входами посто нного запоминающего устройства 24, первый , второй, третий, четвертый и п тый выходы которого соединены соответственно с вторым, третьим, четвертым , п тым и шестым выходами блока 3 управлени , седьмой выход которого соединен с тактовым входом третьего триггера 22 и с шестым выходом посто нного запоминающего устройства 24, седьмой выход которого соединен со вторым входом второго элемента И 23.

Умножитель работает следующим образом .

В исходном состо нии на первом выходе блока 3 установлен низкий уровень (на структурной схеме цепи начальной установки условно не показан) , в результате чего элемент И 2 закрыт по второму входу, импульсы тактовой частоты с выхода генератора 1 на тактовый вход делител  12 не поступают, счетчик 19 обнулен и на выходе запоминающего устройства 24 установлен код, соответствующий нулевому адресу, приведенному на таблице. По приходу второго импульса на шину 17 триггер 21 переключаетс  в единичное состо ние и сигнал низкого уровн  с инверсного выхода триггера 21 запрещает прохождение входного сигнала на тактовые входы триггеров 20 и 21 . По приходу тридцать второго импульса тактовой частоты положительный перепад сигнала на шестом выходе запоминающего устройства 24 переключает триггер 22 в единичное состо ние. . Этим сигналов на первом выходе блока 3 открываетс  по второму входу элемент И 2 и импульсы тактовой частоты с выхода генератора 1 поступают на вход делител  12, в результате чего на шине по вл етс  сигнал с частотой FBb,x. Задержка после включени  необг- ходима дл  предотвращени  по влени  ложной частоты на выходе умножител  в первый момент после включени  питани .

Таким образом, после первых двух импульсов входной частоты и тридцати двух импульсов тактовой частоты.в регистре 11 хранитс  верное число, опт редел ющее выходную частоту делени , а следовательно, верной будет и частота на выходе умножител .

Карта программировани  запоминающего устройства 24 приведена в таблице .

Рассмотрим работу умножител  посл прихода 1-го импульса входной частот на шину 17. На вход делител  4 частоты с коэффициентом делени , равным п, поступают импульсы с выхода генератора J. С приходом первого импульса тактовой частоты после фронта 1-го импульса входной частоты на втором выходе блока 3 по вл етс  низкий уровень , закрывающей элемент И 15. Импульсы делител  4 частоты на счетный вход счетчика 7 не поступают, в результате чего в счетчике хранитс  число, равное Fr

-тактова  частота на выходе

генератора 1 ;

-входна  частота на шине 17; п - коэффициент делени  делител 

4 частоты.

В этот же момент на четвертом выходе блока 3 по вл етс  высокий уроо N где FT

F8

вень, что соответствует подключению мультиплексором 8 выводов счетчика 7 к первой группе входов делител  9 кодов . Положительный перепад сигнала на п том выходе блока 3 запускает дели0

5

0

тель 9 кодов, который тактируетс  импульсами генератора 1 и осуществл ет деление двоичного кода числа 1, по даваемого с выходов задатчика 13 кода на вторую группу входов делител  9 кодов, на число N, т.е. через четырнадцать тактов на выходе делител  9 имеет код, равный N 1/N.

Демультиплексор 10 сигналом с шестого выхода блока 3 включен так, что выходы делител  9 подключены к первой группе входов сумматора 6, на вторую группу входов которого подаетс  код числа а с выходов задатчика 14, причем

а - Fn/Fr.

Таким образом, на выходах сумматора 6 получают код, равный

1/N + а.

По приходу последнего тактового импульса первого цикла делени  муль5 типлексор 8 переключаетс  так, что выходы сумматора 6 оказываютс  подключенными к первой группе входов делител  9. В этот же момент на третьем выходе блока 3 по вл етс  низкий уроQ вень, по которому происходит запись кода с выходом задатчика 5 в счетчик 7. Эта предварительна  запись необходима дл  учета в измерении периода входной частоты того времени, когда счетчик 7 остановлен. По приходу следующего тактового импульса на втором выходе блока 3 по вл етс  высокий уровень и счетные импульсы через элемент И 15 начинают поступать на счет- ный вход счетчика 7. Б этот же момент начинаетс  второй цикл делени , по окончании которого на.-выходах делител  9 получаетс  код, равный

1 J

Fex-n

5

0

М - ми..., «... М т,ш--г-ппТ

5

ТГ

а

т; tFT

FB nrF

В момент прихода последнего такто- вого импульса второго цикла делени  низкий уровень на шестом выходе блока 3 переключает демультиплексор 10 так, что выходы делител  9 оказываютс  подключенными к информационным входам регистра П, запись в который происходит по приходу следующего тактового импульса положительным перепадом сигнала на седьмом выходе бло- .ка 3. Делитель 12 делит частоту FT

ч t ciu M. Таким образом, на выходе чшолчтел  получают последователь- гость импульсов с частотой, равной

т- „II.

D JX f.t

F&x n + Fn

Г,р, т чыходной сигнал введена по- Сто- ti ap частотна  подставка с воз- ОАностыо ее изменени  в широких пое- йел, путем изменени  кода, подаваемого на вторую группу входов сумматоров б с выходов задатчикз ЗА.

Ц/ о Р м у л a изобретени 

Claims (2)

1 . Укпо т итель частоты следовани  Г пульсов, содержащий генератор так- 1овых импульсов, выход которого сое- Й ТНРЧ с входом делител  частоты и с йервькч входом первого элемента И, вьг- Код которого соединен с тактовым входом делител  частоты с переменным (соэйсЬициентом делени , выход КОТОРОГО соединен с выходной шиной, а информационные входы подключены к выхо- регистра хранени , счетчик им- пултсов и блок управлени , первые тзхоц и вькод которого соединены соответствехтно с входной шчной и с вторым зо из которых соединен с его информаш35

40

входом первого элемента И, о т л и - ю и и и с   тем, что, с целью плгыиречч  функциональнь х возможностей за счет введени  в выходной сигнал посто нной частотной подставки с возможностью ее изменени , в него Евепены первый, второй и третий за- атчтхи кода, делитель кодов, мультиплексор , декулътиплексор, сумматор и второй элемент И, первый вход которого соединен с выходом делител  частоты , второй вход - с вторым выходом блока управлени , третий выход которого соединен с установочным входом счетчика импульсов, счетный вход КОТОРОГО соединен с выходом второго элемента К, информационные -входы - с выходами первого- задатчика кода, выходы - с первой группой входов мультиплексора , выходы которого соединены г первой группой входов делител  ко- ДС13, втора  группа входов которого соединена с выходами второго задатчика кодг; выходы - с входами демультип45

онным входом, пр мой выход - с информационным входом второго триггера, инверсный выход которого соединен с вторым входом первого элемента И, пр мой выход - с информационным входом третьего триггера, пр мой выход которого соединен с первьм выходом блока управлени , второй вход которого соединен с первым входом второго элемента И, выход которого соединен со счетным входом счетчика импульсов, выходы которого соединены с адресными входами посто нного запоминающего устройства, первый, второй, третий, четвертьй и п тьй выходы которого соединены соответственно с вторым, третьим, четвертым, п тьм и шестым выходами блока управлени , седьмой выход которого соединен с тактовым входом третьего триггера и с шестым выходом посто нного запоминающего устройства, седьмой выход которого соединен с вторым входом второго элемента И.

0

5

лексора, перва  группа выходов которого соединена с информационными входами регистра хранени , втора  группа выходов - с первой группой входов сумматора, втора  группа входов которого соединена с выходами третьего задатчика кода, выходы - с второй группой входов мультиплексора, управл ющий вход которого соединен с четвертым выходом блока управлени , второй вход которого соединен с выходом генератора тактовых импульсов и с тактовым входом делител  кодов, вход запуска которого соединен с п тым выходом блока управлени , шестой и седьмой выходы которого соединены с входами соответственно управлени  де- мультиплексора и записи регистра хранен и .

2. Умножитель поп.1, о т л и - чающийс   тем, что блок управлени  содержит первый элемент И,первый вход которого соединен с первым входом блока управлени  и с входом сброса счетчика импульсов, выход - с тактовыми вхоцами первого и второго триггеров, инверсный выход первого

5

0

5

онным входом, пр мой выход - с информационным входом второго триггера, инверсный выход которого соединен с вторым входом первого элемента И, пр мой выход - с информационным входом третьего триггера, пр мой выход которого соединен с первьм выходом блока управлени , второй вход которого соединен с первым входом второго элемента И, выход которого соединен со счетным входом счетчика импульсов, выходы которого соединены с адресными входами посто нного запоминающего устройства, первый, второй, третий, четвертьй и п тьй выходы которого соединены соответственно с вторым, третьим, четвертым, п тьм и шестым выходами блока управлени , седьмой выход которого соединен с тактовым входом третьего триггера и с шестым выходом посто нного запоминающего устройства, седьмой выход которого соединен с вторым входом второго элемента И.