SU712943A1 - Устройство дл управлени чейкой регистра - Google Patents

Устройство дл управлени чейкой регистра Download PDF

Info

Publication number
SU712943A1
SU712943A1 SU762420120A SU2420120A SU712943A1 SU 712943 A1 SU712943 A1 SU 712943A1 SU 762420120 A SU762420120 A SU 762420120A SU 2420120 A SU2420120 A SU 2420120A SU 712943 A1 SU712943 A1 SU 712943A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bus
output
information
trigger
Prior art date
Application number
SU762420120A
Other languages
English (en)
Inventor
Сергей Алексеевич Бирюков
Виктор Эммануилович Штейншнейдер
Original Assignee
Предприятие П/Я А-1178
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1178 filed Critical Предприятие П/Я А-1178
Priority to SU762420120A priority Critical patent/SU712943A1/ru
Application granted granted Critical
Publication of SU712943A1 publication Critical patent/SU712943A1/ru

Links

Landscapes

  • Dram (AREA)

Description

1
Изобретение относитс  к цифровой технике и может быть использовано в выходных регистрах устройств контрол   чеек и блоков цифровых вычислительных машин и других цифровых устройств.
Известно устройство дл  формировани  цифровых последовательностей, способное управл ть  чейкой регистра, содержащее три триггера и элемент И-НЕ 1.
Недостатком устройства  вл етс  отсутствие возможности формировани  кодовых последовательностей, что необходимо дл  управлени  выходными регистрами устройств контрол  цифровых  чеек и блоков , а также невозможность формировани  пачек импульсов с заранее заданной фазой .
Наиболее близкое к изобретению техническое решение - устройство дл  формировани  пачек импульсов и одиночных импульсов , содержащее два триггера, три элемента И, элемент И-НЕ и элемент НЕ
2.
Недостаток этого устройства - отсутствие возможности формировани  кодовых последовательностей и пачек импульсов с заранее заданной фазой.
Цель изобретени  - расширение функциональных возможностей устройства дл  управлени   чейкой регистра.
Поставленна  цель достигаетс  тем, что в устройство дл  управлени   чейкой регистра , содержащее триггер, элемент НЕ и элемепт И-НЕ, выход которого подключен к первому входу элемента И, дополнительно введен элемент И-ИЛИ, первый и второй входы первого элемента И которого подключены соответственно к информационной шине и к выходу элемента НЕ,
вход которого соединен с первым входом второго элемента И элемента И-ИЛИ, с первым входом элемента И-НЕ и с шиной управлени , второй вход элемента И-НЕ подключен к информационной щине, второй
вход элемента И подключен к шине тактовых пмпзльсов, выход элемента И-ИЛИ подключен к информационному входу триггера , синхронизирующий вход которого соединен с выходом элемента И, инверсный
выход триггера соединен с вторым входом второго элемента И элемента И-ИЛИ, а пр мой выход - с выходной шиной устройства . На фиг. 1 показана принципиальна 
электрическа  схема предлагаемого устройства; на фиг. 2, а - е приведены временные диаграммы работы устройства.
Устройство дл  управлени   чейкой регистра содерл ит блок 1 пам ти, блок 2
ввода информации, блок 3 управлени 
элемент 4 И-ИЛИ, элемент НЕ 5, элемент И-НЕ 6, элемент И 7, -триггер 8, информационную шину 9, шину 10 управлени , шину 11 тактовых импульсов, выходную шину 12 и адресную шину 13.
Устройство дл  уиравлеци   чейкой регистра работает следуюшим образом.
Блок ввода информации по сигиалам блока унравлени  вводит в блок пам ти необходимую информацию. Затем блок уиравлени  начинает считывать эту информацию . Затем блок управлени  начинает считывать эту информацию из блока пам ти, последовательно измен   информацию на адресной шине 13. Смена информации на информационной шине 9 происходит по тактовым импульсам. Тактовые импульсы с блока 3 унравлени  по тактовой шине И поступают через элемент И 7 на синхронизируюш ,ий вход (фиг. 2, о) триггера 8.
Информаци  на выходной шине 12 также мен етс  по тактовым импульсам, но с задержкой на одии такт относительно ее смены на информационной шине 9 при наличии на шине 10 управлени  нулевого уровн  сигнала. Описанный режим , соответствует передаче через устройство дл  управлени   чейкой регистра кодовой последовательности .
При необходимости формировани  пачки импульсов блок 3 управлени  прекраш ,ает изменение адреса на адресной шине 13 и по шине 10 управлени  выдает сигнал единичного уровн  длительностью, равной длительности необходимой длины пачки импульсов (фиг. 2,6). При этом на информационной шине должен быть уровень логического нул . Триггер 8 работает в счетном режиме. Начальна  фаза импульсов определ етс  сигналом на ииформационной шине 9, предшествуюш,им моменту подачи сигнала генерации пачки (фиг. 2,д,
е).
При необходимости запреш,ени  формировани  пачки импульсов блок управлени  блокирует изменение адреса на адресной
шине 13 и по шине управлеии  10 выдает сигнал единичного уровн , при этом на информационной шине должен быть уровень логической единицы. На выходной шине 12
сохран етс  информаци , присутствовавша  на выходной шине 9 в момент, предшествуюший по влению единичного уровн  на шине 10 управлени  (фиг. 2 в, г). Таким образом, изобретение позвол ет
реализовать три режима работы устройства дл  управлени   чейкой регистра, что существенно расшир ет его функциональные возможности.

Claims (2)

  1. Формула изобретени 
    Устройство дл  управлени   чейкой регистра , содержашее триггер, элемент НЕ и элемент И-НЕ, выход которого подключен
    к первому входу эле.мента И, отличающеес  тем, что, с целью расширени  функциональных возможностей, в него дополнительно введен элемент И-ИЛИ, первый и второй входы первого элемента И
    которого подключены соответственно к информационной шине и к выходу элемента НЕ, вход которого соединен с первым входом второго элемента И элемента И- ИЛИ, с первым входом элемента И-НЕ
    и с шиной управлени , второй вход элемента И-НЕ подключен к информационной шине, второй вход элемента И подключен к шине тактовых импульсов, выход элемента И-ИЛИ подключеп к ипформационному входу триггера, синхронизируюший вход которого соединен с выходом элемента И, инверсный выход триггера соединен с вторым входом второго элемента И элемента И-ИЛИ, а пр мой выход - с выходной
    шиной устройства.
    Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 550761, кл. Н ОЗК 5/01 (аналог).
  2. 2. Авторское свидетельство СССР № 577653, кл. Н ОЗК 5/01 (прототип). rtj;.H
    /J
    L-П
    103
    JLUUmUJuLfLLi
    11
SU762420120A 1976-11-15 1976-11-15 Устройство дл управлени чейкой регистра SU712943A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762420120A SU712943A1 (ru) 1976-11-15 1976-11-15 Устройство дл управлени чейкой регистра

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762420120A SU712943A1 (ru) 1976-11-15 1976-11-15 Устройство дл управлени чейкой регистра

Publications (1)

Publication Number Publication Date
SU712943A1 true SU712943A1 (ru) 1980-01-30

Family

ID=20682835

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762420120A SU712943A1 (ru) 1976-11-15 1976-11-15 Устройство дл управлени чейкой регистра

Country Status (1)

Country Link
SU (1) SU712943A1 (ru)

Similar Documents

Publication Publication Date Title
KR880009520A (ko) 디지탈 데이타 메모리 시스템
SU712943A1 (ru) Устройство дл управлени чейкой регистра
SU1660147A1 (ru) Генератор псевдослучайных последовательностей
SU1629969A1 (ru) Устройство дл формировани импульсов
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU663094A1 (ru) Устройство дл задержки импульсов
RU2112313C1 (ru) Устройство для преобразования м-последовательностей
SU783958A1 (ru) Устройство дл формировани серии импульсов
SU1196838A1 (ru) Устройство дл формировани кодовых последовательностей
SU1181122A1 (ru) Устройство для формирования импульсов
SU1162027A1 (ru) Синхронный тактовый переключатель
SU1381509A1 (ru) Устройство дл контрол логических блоков
SU1270880A1 (ru) Генератор пр моугольных импульсов
SU1501100A1 (ru) Функциональный генератор
SU1425825A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1547050A1 (ru) Умножитель частоты следовани импульсов
RU2063662C1 (ru) Устройство для синхронизации асинхронных импульсов записи и считывания информации
SU744946A1 (ru) Цифровое устройство дл задержки импульсов
SU684725A1 (ru) Управл емый генератор импульсов
SU764109A1 (ru) Формирователь импульсов
SU1136175A2 (ru) Устройство управлени загрузкой микропрограмм
SU1378029A1 (ru) Устройство дл формировани импульсов
SU511715A1 (ru) Устройство дл синхронизации сигналов
SU627580A1 (ru) Устройство дл синхронизации импульсов
SU549754A1 (ru) Преобразователь частота-код