SU1136175A2 - Устройство управлени загрузкой микропрограмм - Google Patents

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ ЗАГРУЗКОЙ МИКРОПРОГРАММ по авт. св. № 1042025, отличающеес  тем, что, с целью упрощени  наладки, в него введены блок имитации пультового накопител , элемент НЕ, первый и второй коммутаторы, причем блок имитации пультового накопител  содержит счетчик синхроимпульсов, счетчик адресов, блок посто нной пам ти, первый и второй триггеры, группу элементов И, первый и второй элементы И и элемент ИЛИ, причем шестой выход блока синхронизации соединен со счетным входом счетчика синхроимпульсов и со сбросовым входом первого триггера, выход которого соединен с первым входом первого элемента И и первыми входами элементов И группы блока имитации пультового накопител , выход переполнени  счетчика синхроимпульсов соединен с тактовым входом второго триггера и первым входом элемента ИЛИ и со счетным входом счетчика адресов, выходы которого  вл ютс  адресными входами блока посто нной пам ти блока имитации пультового наГкопител , информационные выходы счетчика синхроимпульсов соединены с первым, вторым и третьим входами второго элемента И, выход которого соединен с тактовым входом первого триггера блока имитации пультового накопител , информационный вход первого триггера соединен с шиной единичного потенциала, выход имитации данных и имитации начала дорожки блока посто нной пам ти соединен соответственно с вторым входом первого элемента И и информационным входом второго триггера блока имитации пультового накопител , группа выходов блока посто нной пам ти соединена с вторыми входами соответствующих элементов И группы, выход первого элемента И соединен с вторым входом элемента ИЛИ блока имитации пультового накопител , выходы второго триггера и элемента ИЛИ блока имитации пуль (Л тового накопител  соединены с первыми информационными входами первого и второго коммутаторов соответственно, выходы которых соединены соответственно с первым входом блока управлени  движением головки и входом блока синхронизации, вход блокировки автономного режима устройства соединен непосредственно с первыми управл юсо а щими входами и через элемент НЕ - со вторыми управл ющими входами первого и второго коммутаторов, выходы элементов И группы блока имитации пультового накопи01 тел   вл ютс  выходами синхронизации устройства , вход начала дорожки и информационный вход устройства соединены с вто .рыми информационными входами первого и второго коммутаторов соответственно.

Description

Изобретение относитс  к области вычислительной техники и может быть применено в ЭВМ с перезагружаемой пам тью микропрограмм .

По известному авт. св. № 1042025 известно устройство управлени  загрузкой микропрограмм , содержащее регистр сдвига, счетчик символов, регистр данных, блок выделени  временных битов и битов данных, блок синхронизации, блок выделени  и идентификации символов, счетчик адреса дорожки , блок управлени  движением. головки, триггер и элемент И, причем выход счетчика символов подключен к первому входу блока выделени  и идентификации символов, к первому входу счетчика адреса дорожки и первому входу элемента И, выход которого соединен с выходом конца передачи массива устройства, а второй вход - с выходом триггера, вход -блока синхронизации подключен к информационному входу-устройства , первый выход - к второму входу блока выделени  временных битов и битов данных и к управл ющему входу регистра сдвига, второй выход - к третьему входу блока выделени  временных, битов и битов данных, третий выход - к четвертому входу блока выделени  временных битов и битов данных, п тый вход которого соединен с входом сброса регистра сдвига и первым выходом блока выделени  и идентификации символа , второй выход которого подключен к установочному входу триггера, вход данных которого соединен с входом первого адреса дорожки блока управлени  движением головки и выходом регистра сдвига, третий выход блока выделени  и идентификации символа подключен к разрешающему входу регистра данных, четвертый выход - к входу счетчика символов, п тый выход - к входу разрешени  блока управлени  движением головки, шестой выход - к выходу строба передачи устройства, второй вход - к выходу сравнени  блока управлени  движением головки, третий вход - к второму выходу блока синхронизации, четвертый вход - к третьему выходу блока синхронизации , п тый вход - к выходу признака регистра сдвига, шестой вход - к четвертому выходу блока синхронизации, седьмой вход - к п тому выходу блока синхронизации , второй вход счетчика адреса дорожки подключен к входу начального, адреса устройства , а выход - к входу второго адреса дорожки блока управлени  движением головки , вход «Начало дорожки которого соединен с входом «Начало дорожки устройства , а выходы «Шаг назад и «Шаг вперед - с выхода.ми «Шаг назад и «Шаг вперед соответственно устройства, первый вход блока выделени  временных битов и битов данных подключен к информационному входу устройства, а первый выход - к информационному входу регистра сдвига.

выход данных которого соединен с входом

данных регистра данных, выход которого

подключен к выходу данных устройства 1-.

Недостатком этого устройства  вл ютс 

ограниченные функциональные возможности , привод щие к увеличению сложности наладки и, следовательно, к возрастанию стоимости устройства. Во-первых, невозможна автономна  наладка устройства без пультового накопител , во-вторых, при наладке с

пультовым накопителем возникают сложности с синхронизацией из-за отсутстви  выходов синхронизации. В-третьих, при наладке с пультовым накопителем дополнительно необходима эталонна  лента. В-четвертых,

устройство и пультовой накопитель работают асинхронно, что-также увеличивает врем  наладки.

Цель изобретени  - упрощение наладки устройства.

Поставленна  цель достигаетс  тем, что

в устройство введены блок имитации пультового накопител , элемент НЕ, первый и второй коммутаторы, причем блок имитации пультового накопител  содержит счетчик синхроимпульсов , счетчик адресов, блок посто нной пам ти, первый и второй триггеры, группу элементов И, первый и второй элементы И и элемент ИЛИ, причем шестой выход блока синхронизации соединен со счетным входом счетчика синхроимпульсов и со сбросовым входом первого триггера,

выход которого соединен с первым входом первого элемента И и первыми входами элементов И группь блока имитации пультового накопител , выход переполнени  счетчика синхроимпульсов соединен с тактовым входом второго триггера и первым входо.м элемента ИЛИ и со счетным входом счетчика адресов, выходы которого  вл ютс  адресными входами блока посто нной пам ти блока имитации пультового накопител , информационные выходы счетчика синхроимпульсов .соединены с первым, вторым и третьим входами второго элемента И, выход которого соединен с тактовым входом первого триггера блока имитации пультового накопител , информационный вход первого триггера соединен с шиной единичного потенциала , выход имитации данных и имитации начала дорожки блока посто нной пам ти соединен соответственно с вторым входом первого элемента И и информационным входом второго триггера блока имитации пультового накопител , группа выходов блока посто нной пам ти соединена с вторыми входами соответствуюш,их элементов И группы, выход первого элемента И соединен с вторым входом элемента ИЛИ блока имитации пультового. Накопител , выходы второго

триггера и элемента ИЛИ блока имитации пультового накопител  соединены с первыми информационными входами первого и второго коммутаторов соответственно, выходы которых соединены соответственно с первым входом блока управлени  движением головки и входом блока синхронизации, вход блокировки автономного режима устройства соединен непосредственно с первыми управл ющими входами и через элемент НЕ - с вторыми управл ющими входами первого и второго коммутаторов, выходы элементов И группы блока имитации пультового накопител   вл ютс  выходами синхронизации устройства, вход йачала дорожки и информационный вход устройства соединен с вторыми информационными входами первого и второго коммутаторов соответственно. На фиг. 1 представлена структурна  схема устройства управлени  загрузкой микропрограмм; на фиг. 2 - схема блока имитации пультового накопител ; на фиг. 3 - схема блока синхронизации; на фиг. 4 - схема блока выделени  и идентификации символа; на фиг. 5 - схема блока управлени  движением головки; на фиг. 6 - схема блока выделени  временных битов и битов данных; на фиг. 7 - временна  диаграмма работы блока синхронизации; на фиг. 8- временна  диаграмма работы блока имитации пультового накопител . Устройство управлени  загрузкой микро-программ содержит блок 1 выделени  временных битов и битов данных, блок 2 синхронизации , регистр 3 сдвига, регистр 4 данных, блок 5 выделени  и идентификации символа, счетчик 6 символов, счетчик 7 адреса дорожки, блок 8 управлени  движением головки, триггер 9, элемент И 10, блок 11 имитации пультового накопител , первый 12 и второй 13 коммутаторы, элементНЕ 14, информационный вход 15 устройства, вход 16 начала дорожки устройства, вход 17 начального адреса дорожки устройства, вход 18блокировки автономного режима устройства; выход 19 данных устройства, выход 20 конца передачи массива устройства, выход 21 строба передачи устройства, выход 22 «Шаг назад устройства, выход 23 «Шаг впе ред устройства и группу выходов 24 синхронизации устройства. Выход блока 1 выделени  временных битов и битов данных соединен с информационным входом регистра 3 сдвига. Первый выход блока 2 синхронизации соединен с вторым входом блока 1 выделени  временных битов и битов данных и входом управлени  регистра.3 сдвига. Второй выход блока 2 синхронизации соединен с третьими входами блока 1 выделени  временных битов и битов данных и блока 5 выделени  и идентификации символа. Третий выход блока 2 синхронизации соединен с четвертыми входами блока 1 выделени  временных битов и битов данных и блока 5 выделени  и иден тификации символа. Четвертый и п тый выходы блока 2 синхронизации соединены соответственно с шестым и седьмым входами блока 5 выделени  и идентификации символа. Шестой выход блока 2 синхронизации соединен со входом блока 11 имитации пультового накопител . Выход данных регистра 3 сдвига соединен с входами данных триггера 9, регистра 4 данных и входом первого адреса дорожки блока 8 управлени  движением головки. Выход признака регистра 3 сдвига соединен с п тым входом блока 5 выделени  и идентификации символа. Выход данных регистра 4 данных соединен с выходом 19 данных устройства. Первый выход блока 5 выделени  и идентификации символа соединен с входом сброса регистра 3 сдвига и п тым входом блока 1 выделени  временных битов и битов данных. Второй выход блока 5 выделени  и идентификации, символа соединен с установочным входом триггера 9. Третий выход блока 5 выделени  и идентификации символа соединен с разрещающим входом регистра 4 данных, Четвертый выход блока 5 выделени  и идентификации символа соединен с входом счетчика 6 символов. П тый выход блока 5 выделени  и идентификации символа соединен с разрешающим входом блока 8 управлени  движением головки. Шестой выход блока 5 выделени  и идентификации символа соединен с выходом 21 строба передачи устройства . Выход счетчика б символов соединен с первыми входами счетчика 7 адреса дорожки , блока 5 выделени  и идентификации символа и элемента И 10. Выход счетчика 7 адреса дорожки соединен с входом второго адреса дорожки блока 8 управлени  движением головки. Выход сравнени  блока 8 управлени  движением головки соединен с вторым входом блока 5 выделени  и идентификации символа. Выходы «Шаг назад и «Шаг вперед блока 8 управлени  движением головки соединены соответственно с выходом 22 «Шаг назад и выходом 23 «Шаг вперед устройства. Выход триггера 9 соединен с вторым входом элемента И 10. Выход элемента И 10 соединен с выходом 20 конца передачи массива устройства. Группа выходов блока 11 имитации пультового накопител  соединена с группой выходов 24 устройства. Выход первого коммутатора 12 соединен с первым входом блока g управлени  движением головки. Выход второго коммутатора 13 соединен с первым входом блока 1 выделени  временных битов и битов данных и с входом блока 2 синхронизации . Выход элемента НЕ 14 соединен с вторыми управл ющими входами первого 12 и второго 13 коммутаторов. Первый информационный вход 15 и второй вход 16 начала дорожки устройства соединены с вторыми ин формационными входами соответственно второго 13 и первого 12 коммутаторов. Вход 17 начального адреса дорожки устройства соединен с вторым входом счетчика 7 адреса дорожки . Вход 18 блокировки автономного режима устройства соединен с первыми управл ющими входами первого 12 и второго ГЗ коммутаторов и с входом элемента НЕ 14. Блок 11 имитации пультового накопител  (фиг. 2) предназйачен дл  имитации в автономном режиме сигналов, поступающих от пультового накопител , а также дл  выработки сигналов, используемых в качестве выходов синхронизации при наладке устройства . Он содержит счетчик 25 синхро импульсов, счетчик 26 адресов, первый 27 и второй 28триггеры, блок 29 посто нной пам ти, первый 30, второй 31 элементы И, элемент ИЛИ 32, группу элементов И 33, вход 34, соединенный с шиной единичного потенциала, выход 36 начала дорожки блока, информационный выход 37 блока. Выходы второго триггера 28 и элемента ИЛИ 32 блока 11 имитации соединены с первыми информационными Е ходами соответственно первого 12 и второго 13 коммутаторов. Первый, второй и третий информационные выходы счетчика 25 синхроимпульсов соединены соответственно с первым, вторым и третьим входами второго элемента И 31. Выход переполнени  счетчика 25 синхроимпульсов соединен с первым входом элемента ИЛИ 32, с тактовым входом второго триггера 28 и со счетным входом счетчика 26 адресов. Выходы счетчика 26 адрёсов  вл ютс  адресным входом блока 29 посто нной пам ти. Выход имитации данных блока 29 посто нной пам ти соединен с вторым входом первого элемента И 30. Выход имитации начала дорожки блока 29 посто нной пам ти соединен с информационным входом второго триггера 28. Группа выходов .блока 29 посто нной пам ти соединена с вторыми входами соответствующих элементов И группы 33. Выход первого элемента И 30 соединен с вторым входом элемента ИЛИ 32. Выход второго элемента И 31 соединен с тактовым входом первого триггера 27. Выход первого триггера 27 соединен с первыми входами первого элемента И 30 И группы элементов И 33. Выход- элемента ИЛИ 32 соединен с информационным выхо дом 37 блока. Выход второго триггера 28 соединен с выходом 36 начала дорожки блока . Выходы группы элементов И 33 оединены с группой выходов 24 блока. Вход 34 блока, соединенный с шиной потенциала, подключен к информационному единичному входу первого триггера 27. Первый вход 35 блока соединен с, входом счетчика 25 синхроимпульсов и со сбросовым входом первого триггера 27. Блок 2 синхронизации (фиг. 3) предназначен дл  выработки синхронизирующих сигналов , управл ющих работой устройства. Он содержит счетчик 38, первый 39, второй 40 и третий 41 триггеры, первый 42, второй 43, третий 44, четвертый 45, п тый 46, шеетой 47, седьмой 48, восьмой 49, дев тый 50 элементы И, элемент ИЛИ 51 и генератор 52 тактовых импульсов, выходы 53-57 блока. Первый выход счетчика 38 соединен с третьими входами п того 46, шестого 47, дев того 50 и через инвертор - с третьими входами четвертого 45, восьмого 49 элементов И. Второй выход счетчика 38 соединен с первыми входами шестого 47, восьмого 49, дев того 50 и через инвертор - с первыми входами четвертого 45, п того 46, седьмого 48 элементов И. Третий выход счетчика 38 соединен с вторыми входами седьмого 48, восьмого 49, дев того 50 и через инвертор - с вторыми входами четвертого 45, п того 46, шестого 47 элементов И. Пр мой выход первого триггера 39 соединен с первым входом второго триггера 40. Инверсный выход первого триггера 39 соединен с первым входом первого элемента И 42. Пр мой и инверсный выходы второго триггера 40 соединены с первыми входами соответственно второго 43 и третьего 44 элементов И. Пр мой выход третьего триггера 41. соединен с третьими входами первого триггера 39, первого элемента И 42 и третьим выходом 55 блока. Инверсный выход третьего триггера 41 соединен с вторым входом первого триггера 39. i Выход первого элемента И 42 соединен с вторым входом второго триггера 40. Выход второго элемента И 43 соединен с вторыми входами счетчика 38 и третьего триггера 41. Выход третьего элемента И 44 соединен с первым входом счетчика 38-Выходы четвертого 45 и п того 46 элементов И соединены соответственно с первым 53и четвертым 56 выходами блока. Выходы шестого 47 и седьмого 48 элементов И соединены соответственно с первым и вторым входами элемента ИЛИ 51. Выход восьмого элемента И 49 соединен с п тым выходом 57 блока. Выход дев того элемента И 50 соединен с первым входом третьего триггера 41. Выход эле.мента ИЛИ 51 соеДинен с вторым выходом 54 блока. Выход генератора 52 тактовых импульсов соединен с вторыми входами второго 43, третьего 44 и через инвертор - с вторым входом первого 42 элементов И и с четвертыми входами четвертого 45, п того 46, восьмого 49 и через инвертор - с четвертым входом дев того 50 элементов И, а также с шестым выходом 35 блока. Блок 5 выделени  и идентификации символа (фиг. 4) предназначен дл  отделени  одного символа от другЬго и определени  типа символа - управл ющий или данные. Он содержит элемент ИЛИ-НЕ 58, первый 59 второй 60, третий 61 триггеры, первый 62, второй 63, третий 64, четвертый 65, п тый 66, шестой 67, седьмой 68 элементы И, входы 69-71, выходы 72-76 блока, Выход первого триггера 59 соединен с вторыми входами первого 62, второго 63, третьего 64, четвертого 65, п того 66 элементов И. Пр мой выход второго триггера 60. соединен с третьими входами четвертого элемента И 65 и третьего триггера 61 и с вторым входом элемента ИЛИ-НЕ 58. Инверсный выход второго триггера 60 соединен с первым входом шестого элемента И 67. Пр мой выход третьего триггера 61 соединен с третьими входами второго 63, третьего 64, шестого 67 элементов И и с первым входом элемента ИЛИ-НЕ 58. Инверсный вы ход третьего триггера 61 соединен с третьим входом первого элемента И 62. Выход первого элемента И 62 соединен с вторым входом второго триггера 60. Выходы второго 63, третьего 64, четвертого 65 элементов И соединены соответственно с четвертым 76, третьим 75 и вторым 74 выходами блока. Выход п того элемента И 66 соединен с вторыми входами шестого 67 и седьмого 68 элементов И с первым выходом 73 блока. Выходы шестого 67 и седьмого 68элементов И соединены соответственно с шестым 21 и п тым 72 выходами блока. Выход элемента ИЛИ-НЕ 58 соединен с первым входом седьмого элемента И 68. Первый вход 69 блока соединен с вторым входом третьего триггера 61. Второй вход 70 блока соединен с первым входом первого элементта И 62t Третий вход 54 блока соединен с первыми входами третьего 64, четвертого 65 элементов И и второго триггера 60. Четвертый 55 и п тый 71 входы блока соединены соответственно с вторым и третьим входами первого триггера 59. Шестой вход 56 блока соединен с первыми входами первого триггера 59 и второго элемента И 63. Седьмой вход 57 блока соединен с первыми входами п того элемента И 66 и третьего триггера 61. Блок 8 управлени  движением головки (фиг. 5) предназначен дл  сравнени  текушего адреса дорожки с заданным и дл  выдачи в пультовой накопитель по результатам сравнени  команд «Шаг назад или «Шаг вперед. Он содержит схему 77 сравнени , первый 78, второй 79 элементы И, первый 80, второй 81 триггеры. Вход 82 первого адреса дорожки и вход 83 второго адреса дорожки и выход 71 сравнени  блока соединены соответственно с первым и вторым входами и первым выходом схемы 77 сравнени . Второй и третий выходы схемы 77 сравнени  соединены.с первыми входами соответственно первого 78 и второго 79 элементов И. Выходы первого 78 и второго 79 элементов И соединены с первыми входами соответственно первого 80 и второго 81 триггеров . Выходы первого 80 и второго 81 триггеров соединены соответственно с выходами 22 «Шаг назад и 23 «Шаг вперед блока. Вход 36 начала дорожки блока соединен с вторыми входами первого 80 и второго 81 триггеров. Вход 72 разрешени  блока соединен с вторыми входами первого 78 и второго 79 элементов И. Блок 1 выделени  временных битов и битов данных (фиг. 6) предназначен дл  отделени  временных битов от битов данных. Он содержит первый 84 и второй 85 триггеры выход 86 блока. Первый 37, второй 53, третий 54 входы блока 1 выделени  временных битов и битов данных соединены соответственно с первым, вторым и третьим входами первого триггера 84. Выход первого триггера 84 соединен с первым входом второго триггера 85. Второй и третий входы второго триггера 85 соединены соответственно с четвертым 55 и п тым 73 входами блока. Выход второго триггера 85 соединен с выходом 86 блока. Устройство управлени  загрузкой микропрограмм (фиг. 1) работает в двух режимах: автоматическом и автономном. В автоматическом режиме устройство управлени  загрузкой микропрограмм работает следуюш,им образом. Автоматический режим задаетс  наличием единичного сигнала на входе 18 блокировки автономного режима устройства. Символы данных, записанные на носителе (гибком магнитном диске или магнитной ленте), имеют следуюш.ий формат. Перед каждым символом, содержащим п битов, стоит стартовый бит, который всегда равен «1. Символы располагаютс  на дорожке носител  друг за другом без промежутков. Всего на дорожке имеетс  2 + 1 символов. В начале и в конце дорожки записаны нули, поэтому первый единичный бит, расположенный в начале дорожки,  вл етс  стартовым. Следуюш.ие за ним п битов  вл ютс  информационными, после них записан стартовый бит и п информационных битов и т.д. На вход 16 начала дорожки устройства поступает из пультового накопител  сигнал «Начало дорожки, который при наличии на входе 18 блокировки автономного режима устройства единичного сигнала через первый коммутатор 12 подаетс  в блокбуправлени  движением головки и приводит его в исходное состо ние. По информационному входу 15 устройства и при наличии на входе 18 блокировки автономного режима устройства единичного сигнала че рез второй коммутатор 13 в блок 1 выделени  временных битов и битов данных и блок 2 синхронизации поступают из пультового накопител  временные импульсы, которые запускают блок 2 синхронизации. По этому же информационному входу 15 в промежутке между временными импульсами поступают импульсы данных. Наличие импульса после временного бита говорит о том, что соответствуюш,ий бит данных равен единиЦ отсутствие импульсов говорит о том, что соответствующий бит данных равен нулю. Блок I отдел ет импульсы данных от временных .. Биты данных поступают с выхода 86 блока 1 на информационный вход регистра 3 сдвига. На управл ющий вход регистра 3 сдвига подаетс  с первого выхода 53 блока 2 синхронизации синхросигнал СИ1, по прохождении которого происходит сдвиг информации на одну позицию. Регистр 3 сдвига состоит из п + 1 разр дов. В п разр дов вдвигаютс  биты данных, в п+ 1-й разр д выдвигаетс  стартовый бит. Наличие единицы в п + 1-м разр де означает то, что в регистре 3 сдвига имеетс  полный символ. Первый символ - вл етс  управл ющим. Он содержит адрес дорожки и признак последней дорожки массива. Следующие 2 символов  вл ютс  данными. Блок 2 синхронизации вырабатывает сиихросигналы , которые поступают в блок 1, регистр 3 сдвига и .блок 5 выделени  и идентификации символа. Блок 5 выделени  и идентификации символа определ ет момент когда в регистре 3 сдвига имеетсй полный символ, а также тип символа - управл ющий или данные. В зависимости от типа символа блок 5 выделени  и идентификации символа разрещает занесение символа в регистр 4 или установку триггера 9, который устанавливаетс , если в управл ющем символе имеетс  соответствующий признак. После выделени  символа блока 5 выделени  и идентификации символа со своего первого выхода 73 выдает в блок 1 и регистр 3 сдвига сигнал сброса, который служит дл  отделени  одного символа от другого. Кроме того, выделив управл ющий символ, блок 5выделени  , и идентификации символа со своего п того выхода 72 выдает в блок5 управлени  движением головки разрешающий сигнал на сравнение адреса дорожки из счетчика 7 адреса дорожки с адресом дорожки из регистра 3 сдвига. В зависимоста от результата сравнени  блок буправлени  движением головки выдает один из сигналов «Шаг назад или «Шаг вперед, которые поступают соответственно с выходов 22 или 23 устройства в пультовой накопитель, или вырабатывает сигнал сравнени , который с выхода 71 сравнени  блока 8 управлени  движением головки поступает на второй вход блока 5 выделени  и идентификации символа. Выделив символ данных, блок 5 выделени  и идентификации символа со своего четвертого выхода 76 выдает сигнал в счетчик 6 символов на увеличение содержимого счетчика 6 символов на единицу, со своего третьего выхода 75 выдает сигнал в регистр 4 данных, разрешающий занесение данных из регистра 3 сдвига в регистр 4 данных и со своего шестого выхода выдает на выход 21 строба передачи устройства строб передачи, который поступает в загружаемый процессор и служит признаком того, что символ данных подготовлен устройством управлени  загрузкой микропрограмм дл  передачи в процессор. При этом содержимое регистра 4 данных через выход данных 19 устройства передаетс  в загружаемый процессор . Счетчик 6 символов считает прин тые символы данных. Он содержит m разр дов. В начальном состо нии содержимое счетчика 6 символов равно нулю. После приема 2 символов данных счетчик б символов снова сбрасываетс  в нулевое состо ние и вырабатывает сигнал переноса, который поступает в счетчик 7 адреса дорожки дл  увеличени  адреса дорожки на единицу, на первый вход элемента И 10 дл  разрещени  выработки сигнала «Конец передачи, в блок 5 выделени  и идентификации символа дл  сброса его в исходное состо ние. Элемент И 10 вырабатывает сигнал «Конец передачи при наличии двух условий: установленного триггера 9 и наличи  сигнала переноса из счетчика 6 символов. Сигнал с выхода элемента И 10 поступает через выход 20 конце передачи массива устройства в загружаемый процессор и сообщает ему, что весь массив микропрограмм передан. Счетчик 7 адреса дорожки служит дл  указани  адреса дорожки, с которой необходимо считывать информацию в данный момент времени. В начале загрузки микропрограмм с входа 17 начального адреса дорож- . ки устройства в счетчик 7 адреса дорожки заноситс  начальный адрес дорожки, начина  с которого располагаетс  загружаемый массив микропрограмм. В дальнейшем со- держимое счетчика 7 адреса дорожки увеличиваетс  на единицу сигналом переноса счетчика 6 символов, поступающим на счетный вход счетчика 7 адреса дорожки. В автономном режиме устройство управлени  загрузкой микропрограмм работает следующим образом. Автономный режим задаетс  отсутствием единичного сигнала на входе 18 блокировки автономного режима устройства. Блок 2 синхронизации со своего шестого выхода 35 генерирует на вход блока 11 имитации пультового накопител  последовательность синхроимпульсов, принима  которую блок 11 имитации пультового накопител  имитирует последовательность сигналов , вырабатываемых пультовым накопителем . При наличии единичного сигнала на выходе элемента НЕ 14 сигнал, имитирующий сигнал пультового накопител  «Начало дорожки, с первого выхода 36 блока 11 имитации пультового накопител  через первый коммутатор 12 поступает в блок 8 управлени  движением головки дл  сброса его в исходное состо ние. При наличии единичного сигнала на выходе элемента НЕ 14 с второго выхода 37 блока 11 имитации пультового накопител  через второй коммутатор 13 в блок 1 выделени  временных битов и битов данных и блок 2 синхронизации поступают сигналы, имитирующие временные

импульсы, которые запускают блок 2 синхронизации . С второго выхода 37 блока 11 имитации пультового накопител  в промежутке между временными импульсами поступают и сигналы, имитирующие импульсы данных. Эти сигналы принимают блок 1 выделени  временных битов и битов данных. Кроме сигнала «Начало дорожки и последовательности временных импульсов и импульсов данных, блок 11 имитации пультового накопител  через группу выходов 24 устройства вырабатывает последовательность синхросигналов., которые используютс  как выходы синхронизации. В остальном работа устройства в автономном режиме аналогична его работе в автоматическом режиме.

Блок 11 имитации пультового накопител  (фиг. 2) работает следующим образом. В начальный момент времени нервый триггер 27, второй триггер 28, счетчик 25 синхроимпульсов и счетчик 26 адресов сброшены. Источник единичного сигнала вырабатывает на своем выходе 34 потенциал логической единицы, подаваемый на D-вход первого

-триггера 27. На вход 35 блока поступает сери  синхроимпульсов, вырабатываема  блоком 2 синхронизации. Эта сери  синхроимпульсов поступает на счетный вход счетчика 25 синхроимпульсов, используемого в качестве делител  частоты и на R-вход первого триггера 27 дл  сброса последнего в нулевое состо ние. При наличии единичного сигнала на первом и втором информационных выходах первого счетчика 25 и при отсутствии единичного сигнала на третьем информационном выходе счетчика 25 синхроимпульсов второй ..элемент И ЗГ вырабаты . вает сигнал, который поступает на синхровход первого триггера 27. По переднему фронту этого сигнала первый триггер 27 устанавливаетс  в единичное состо ние и сбрасываетс  затем по переднему фронту очередного синхроимпульса, поступающего на его сбросовый вход с входа 35 блока. Таким образом, на выходе первого триггера 27 формируетс  сигнал, служащий дл  выработки первым элементом И 30 и группой элементов И 33 соответственно сигналов, имитирующих импульсь данных и сигналов, используемых в качестве выходов синхронизации , при наладке устройства.

По каждому шестнадцатому синхроимпульсу , поступающему на вход 35 блока.счетчик 25 синхроимпульсов на своем выходе переполнени  формирует сигнал переноса. По сигналу переноса элемент ИЛИ 32 вырабатывает на своем выходе, соединенном с вторым выходом 37 блока, временной импульс, поступающий через второй коммутатор 13 в блок 1 выделени  временных битов и битов данных и блок 2 синхронизации. При наличии на выходе имитации начала дорожки блока 29 посто нной пам ти единичного сигнала по сигналу переноса устанавливаетс 

второй триггер 2. Сигнал с выхода этого триггера поступает на выход 36 начала дорожки блока и имитирует сигнал «Начало дорожки, который через первый коммутатор 12 поступает в блок 8управлени  движением головки. Сигнал переноса с выхода переполнени  счетчика 25 поступает также на счетный вход счетчика 26 адресов, используемого дл  адресации блока 29 посто нной пам ти. При установленном первом триггере 27 и при наличии на выходе имитации данных блока 29 посто нной пам ти единичного сигнала первый элемент И 30 вырабатывает сигнал, имитирующий импульс данных . Импульс данных через элемент ИЛИ 32

5 -поступает на второй выход 37 блока и принимаетс  блоком 1 выделени  временных битов и битов данных. При установленном первом триггере 27 и при наличии на i-м выходе блока 29 посто нной пам ти единичного сигнала i-й элемент И 33 через

0 группу выходов 24 блока вырабатывает синхросиг ал , который используетс  как выход синхронизации при наладке устройства.

Блок 2 синхронизации (фиг. 3) работает следующим образом.

5 В начальный момент времени первый 39 и второй 40 триггеры сброшены, третий триггер 41 установлен, а все разр ды счетчика 38 наход тс  в единичном состо нии. На информационный вход 15 устройства поступают из пультового накопител  временные импульсы, которые при наличии на входе 18 блокировки автономного режима устройства единичного сигнала подаютс  через второй коммутатор 13 на вход 37 блока. По временному импульсу и по установленному третьему триггеру 41 устанавливаетс  первый

5 триггер 39. По установленному первому триггеру 39 устанавливаетс  второй триггер 40. По установленному второму триггеру 40 и сигналу с генератора 52 тактовых импульсов который вырабатывает серию импульсов со

0 скважностью 1, второй элемент И 43 вырабатывает сигнал, который сбрасывает третий триггер 41 и разрешает увеличение содержимого счетчика 38 на единицу. По сброшенному третьему триггеру 41 сбрасываетс  первый триггер 39. Все врем , пока установлен второй триггер 40, по сигналам с генератора 52 тактовых импульсов, счетчик 38 увеличивает свое содержимое на единицу. По отсутствию сигналов на первом, втором, третьем выходах счетчика 38и по наличию сигнала на выходе генератора 52 тактовых импульсов четвертый элемент И 45 вырабатывает синхросигнал СИ 1, который через первый выход 53 блока поступает в блок 1 и на вход управлени  регистра 3 сдвига. По отсутствию сигналов на втором и третьем выходах счетчика 38 и по наличию сигналов на первом выходе счетчика 38 и на выходе генератора 52 тактовых импульсов п тый элемент И 46 -вырабатывает синхросигнал СИ 2, который через четвертый выход 56 блока поступает в блок 5 выделени  и идентификации символа. По наличию сигналов на первом и втором выходах счетчика .38 и при отсутствии сигнала на третьем выходе счетчика 38и отсутствии сигнала на втором выходе счетчика 38 шестой 47 и седьмой 48 элементы И и. элемент ИЛИ 51 вырабатывают синхросигнал СИ 3, который с второго выхода 54 блока поступает в блок 1 и в блок 5 выделени  и идентификации символа . По наличию сигналов на втором и третьем выходах счетчика 38 и выходе генератора 52 тактовых импульсов и по отсутствию сигнала на первом выходе счетчика 38 восьмой элемент И 49 вырабатывает синхросигнал СИ 4, который через п тый выход 57 блока поступает в блок 5 выделени  и идентификации символа. По наличию сигналов на первом, втором и третьем выходах счетчика 38 и отсутствию сигнала на выходе генератора 52 тактовых импульсов дев тый элемент И 50 вырабатывает сигнал установки третьего триггера 41. Установленный третий триггер 41 выдает через третий выход 55 блока синхронизирующий сигнал СИ 5, который поступает в блок 1 и блок 5 выделени  и идентификации символа. По единичному состо нию третьего триггера 41, нулевому состо нию первого триггера 39 и отсутствию сигнала с выхода генератора 52 тактовых импульсов первый элемент И 42 вырабатывает сигнал сброса qj-oporo триг гера 40. По нулевому состо нию второго триггера 40 и сигналу с выхода генератора 52 тактовых импульсов третий элемент И 44 вырабатывает сигнал, который устанавли-вает все разр ды счетчика 38 в единицу. Одновременно нулевое состо ние второго триггера 40 запрещает выработку сигнала счета вторым элементом И 43. Кроме выработки синхронизирующих сигналов СИ 1 - СИ 5, управл ющих работой устройства в автоматическом и автономном режимах, блок 2 синхронизации вырабатывает серию синхроимпульсов, котора  с выхода генератора 52 тактовых импульсов через щестой выход 35 блока 2 синхронизации подаетс  на вход блока 11 имитации .пультового накопител  и используетс  только в автономном режиме работы устройства. Блок 5 выделени  и идентификации символ а (фиг. 4) работает следующим .образом. По заднему фронту синхросигнала СИ 1 происходит сдвиг информации в регистре 3 сдвига на одну позицию. Наличие единицы в п + 1-м разр де говорит о том, что в регистре 3 сдвига имеетс  полный символ. Г1оэтому при наличии единицы в п + 1-м разр де регистра 3 сдвига, поступающей с второго выхода регистра 3 сдвига через п тый вход 71 блока 5 выделени  и идентификации символа на D-вход первого триггера 59, по переднему фронту синхросигнала СИ 2, поступающему на щестой вход 56 блока, устанавливаетс  первый триггер 59. Первый символ  вл етс  управл ющим. В нем имеетс  адрес текущей дорожки. В случае совпадени  адреса текущей дорожки с искомым блок 8 управлени  движением головки вырабатывает разрешающий сигнал, который поступает на второй вход 70 блока 5 выделени  и идентификации символа. Так как в начальный момент времени третий триггер 61 находитс  в нулевом состо нии, то на выходе первого элемента И 62 имеетс  единичное состо ние и по переднему фронту синхросигнала СИ 3, поступающему на третий вход 54 блока, устанавливаетс  второй триггер 60. По установленным первому 59 и второму 60 триггерам и по синхросигналу СИ 3 четвертый элемент И 65 вырабатывает сигнал занесени  управл ющего символа, который с второго выхода 74 блока поступает на С-вход триггера 9, разреща  его установку при наличии признака последней дорожки в управл ющем символе. По установленному второму триггеру 60 и синхросигналу СИ 4, поступающему на седьмой вход 57 блока, устанавливаетс  третий триггер 61. По установленному первому триггеру 59 и п-о синхроимпульсу СИ 4 п тый элемент И 66 вырабатывает сигнал, поступающий через первый выход 73 блока в блок 1 и регистр 3 сдвига дл  их сброса. Если блок 8 управлени  движением головки не вырабатывает разрешающего сигнала, поступающего на второй вход 70 блока 5 выделени  и идентификации символа, второй 60 и третий 61 триггеры не устанавливаютс . По сброшенным третьему 61 и второму 60 триггерам элемент ИЛИ-НЕ 5 вырабатывает разрешающий сигнал и по единичному сигналу с выхода п того элемента 66 седьмой элемент И 68 вырабатывает управл ющий сигнал, который через п тый выход 72 блока поступает на вход разрешени  блока 8 управлени  движением головки. По синхросигналу СИ 5, поступающему на четвертый вход 55 блока, первый -триггер 59 сбрасываетс . Сброшенный первый триггер 59 запрещает выработку единичного сигнала первым элементом И 62. Поэтому по переднему фронту следующего синхросигнала СИ . 3, поступающему на третий вход 54 блока, второй триггер 60 сбрасываетс . При наличии следующей единицы в п -f 1-м разр де регистра 3 сдвига по переднему фронту синхросигнала СИ 2, поступающему на щестой вход 56 блока, первый триггер 59 устанавливаетс  вновь. При этом имеющийс  в регистре 3 сдвига символ  вл етс  символом данных. Установленный третий триггер 61 своим инверсным выходом запрещает выработку единичного сигнала первым элементом И 62. Поэтому по синхросигналу СИ 3, поступающему на третий вход 54 блока, второй триггер 60 не установитс . По установленным первому 59 и третьему 61 триггерам и (;инхросигналу СИ 2 второй элемент И 63 вырабатывает сигнал, который через четвертый выход 76 блока поступает на счетный вход счетчика 6 символов дл  увеличени  его содержимого на единицу . По установленным первому 59 и третьему 61 триггерам и синхросигналу СИ 3 третий элемент И 64 вырабатывает сигнал, который через третий выход 75 блока поступает на С-вход регистра 4 данных, разреша  занесение данных из регистра,3 сдвига в регистр 4 данных. По установленным первому 59 и третьему 61 и сброшенному второму 60 триггерам и синхросигналу СИ 4 шестой элемент И 67 вырабатывает стробирующий сигнал, который через шестой выход 21 блока и выход строба передачи устройства поступает в загружаемый процессор, сообш,а  ему, что символ данных готов дл  передачи. Блок 8 управлени  движением головки (фиг. 5) работает следующим образом. На вход 82 первого адреса дорожки блока поступает адрес дорожки из регистра 3 сдвига . На вход 83 второго адреса дорожки блока поступает адрес дорожки из счетчика 7 адреса дорожки. Схема 77 сравнени  производит сравнение этих адресов и выдает один из трех сигналов: . «Равно, «Больше, «Меньше. В случае равенства адресов единичный сигнал с выхода сравнени  схемы 77 сравнени  через выход 71 блока поступает на второй вход блока 5 выделени  и идентификации символа. На вход 72 разрешени  блока 8 управлени  движением головки поступает из блока 5 выделени  и идентификации символа стробирующий сигнал, кото рый в случае несравнени  адресов через первый 78 или второй 79 элемент И разрешает установку соответственно первого 80 или второго 81 триггеров. Сигналы с выходов первого 80 и второго 81 триггеров, соответственно через выход блока, соединенный с выходом 23 «Шаг назад устройства, и через выход блока, соединенный с выходом 23 «Шаг вперед устройства, поступают в пультовой накопитель. По этим сигналам пультовый накопитель перемещает головку соответственно на одну дорожку назад или на одну дорожку вперед. На вход «Начало дорожки блока через вход 36 устройства с пультового накопител  поступает сигнал «Начало дорожки, по которому сбрасываетс  первый 80 или второй 81 триггер. Блок 1 выделени  временных битов и битов данных (фиг. 6) работает следуюшим образом. Из пультового накопител  на информационный вход 15 устройства поступают импульсы даннь1х, которые при наличии на входе 18 блокировки автономного режима устройства единичного сигнала подаютс  через второй коммутатор 13 на первый вход 37 блока. Наличие импульса данных в момент времени СИ 3 говорит о том, что соответствующий бит данных равен единице- Отсутствие импульса данных в момент времени СИ 3 говорит о том, что соответствующий бит данных равен нулю. При наличии импульса данных и синхроимпульса СИ 3, который поступает из блока 2 синхронизации на третий вход 54 блока, устанавливаепс  первый триггер 84. По синхросигналу СИ 5 поступающему на четвертый вход 55 блока 1 и блока 2 синхронизации, состо ние первого триггера 84 переписываетс  во второй триггер 85. Сигнал с выхода второго триггера 85 через выход 86 блока поступает на вход данных регистра 3 сдвига. По следуюш,е му синхросигналу СИ 1 состо ние второго триггера 85 вдвигаетс  в регистр 3 сдвига. Одновременно по синхросигналу СИ 1, поступающему на второй вход 53 блока, сбрасываетс  первый триггер 84. Когда в регистре 3 сдвига накопитс  полный символ, блок 5 выделени  и идентификации символа выдает на п тый вход 73 блока сигнал сброса, который сбрасывает второй триггер 85. Применение предлагаемого изобретени  позволит сократить стоимость наладки устройства , так как дл  его наладки не требуетс  пультовой накопитель. Кроме того, наличие блока автономного режима, имитирующего сигналы, поступающие от пультового накопител , и вырабатывающего сигналы ,  вл ющиес  удобными выходами синхронизации , позвол ет существенно сократить врем  наладки, а значит, и ее стоимость. Преимуществом предлагаемого изобретени   вл етс  .также уменьшение срока обнаружени  неисправности в случае ее возникновени  при эксплуатации устройства.

Фиг.

ГП 72

ФигЛ

Фиг.6

5Z 77 39 4Q

Jb

3 56 5 57 55

ГТ

Фиг.7

J J

a

ct (

g

Csl

00

fs)

d

r

gi

CL

to

Claims (1)

1. УСТРОЙСТВО УПРАВЛЕНИЯ ЗАГРУЗКОЙ МИКРОПРОГРАММ по авт. св. № 1042025, отличающееся тем, что, с целью упрощения наладки, в него введены блок имитации пультового накопителя, элемент НЕ, первый и второй коммутаторы, причем блок ймитации пультового накопителя содержит счетчик синхроимпульсов, счетчик адресов, блок постоянной памяти, первый и второй триггеры, группу элементов И, первый и второй элементы И и элемент ИЛИ, причем шестой выход блока синхронизации соединен со счетным входом счетчика синхроимпульсов и со сбросовым входом первого триггера, выход которого соединен с первым входом первого элемента И и первыми входами элементов И группы блока имитации пультового накопителя, выход переполнения счетчика синхроимпульсов соединен с тактовым входом второго триггера и первым входом элемента ИЛИ и со счетным входом счетчика адресов, выходы которого являются адресными входами блока постоянной памяти блока имитации пультового накопителя, информационные выходы счетчика синхроимпульсов соединены с первым, вторым и третьим входами второго элемента И, выход которого соединен с тактовым входом первого триггера блока имитации пультового накопителя, информационный вход первого триггера соединен с шиной единичного потенциала, выход имитации данных и имитации начала дорожки блока постоянной памяти соединен соответственно с вторым входом первого элемента И и информационным входом второго триггера блока имитации пультового накопителя, группа выходов блока постоянной памяти соединена с вторыми входами соответствующих элементов И группы, выход первого элемента И соединен с вторым входом элемента ИЛИ блока имитации пуль- g тового накопителя, выходы второго триггера и элемента ИЛИ блока имитации пультового накопителя соединены с первыми информационными входами первого и второго коммутаторов соответственно, выходы которых соединены соответственно с первым входом блока управления движением головки и входом блока синхронизации, вход блокировки автономного режима устройства соединен непосредственно с первыми управляющими входами и через элемент НЕ — со вторыми управляющими входами первого и второго коммутаторов, выходы элементов И группы блока имитации пультового накопителя являются выходами синхронизации устройства, вход начала дорожки и информационный вход устройства соединены с вторыми информационными входами первого и второго коммутаторов соответственно.