SU1162044A1

SU1162044A1 - Преобразователь кода в частоту импульсов

Info

Publication number: SU1162044A1
Application number: SU833613462A
Authority: SU
Inventors: Evgenij I Glinkin; Yurij L Muromtsev; Mikhail E Bespalov; Valerij A Potekhin
Original assignee: Tambovsk I Khim Mash
Priority date: 1983-05-24
Filing date: 1983-05-24
Publication date: 1985-06-15

Description

Изобретение относится к специали’зированным устройствам измерительной техники и может быть использовано для преобразования число-импульсного кода. 5

Известен двоичный преобразователь код - частота, содержащий двоичный делитель частоты, блок формирования частотных компонент, выполненный на ΰ-триггерах, С-входы которых соеди- 10 иены с соответствующими выходами двоичного делителя частоты, Й-входы с входом двоичного делителя частоты и выходом генератора эталонной частоты, а вькод - с соответствующими 15 входами элемента ИЛИ, сглаживающий делитель частоты, элемент задержки, .элемент И и выполненный иа триггерах регистр входного кода [1]. ·

Наиболее близким по технической 20 сущности к данному является преобразователь кода в частоту импульсов, содержащий П -разрядный блок ключей, информационные входы которьк соединены с соответствующими шинами входного 25 кода, выходы подключены к соответствующим установочным входам η-разрядного счетчика, а управляющие входы объединены и подключены к вькоду И-разрядного счетчика, счетные, входы зо которого соединены с выходом блока П И-ИЛИ, причем поразрядные выходы счетчика подключены к входам соответствующего элемента И блока η И-ИЛИ И·

Недостатком данного устройства яв- ад ^!ляется относительно низкая надежность

и соответственно помехозащищенность.

Это вызвано относительно высокой вероятностью отказа, обусловленной последовательным объединением ΐ-х це- ад пей следящей обратной связи в каждом цикле. Каждый цикл работы состоит из ΐ тактов, где ΐ =1*2,..., Ν, причем ΐ -му такту соответствует ί-я цепь следящей обратной связи: выходы 43 ί-го триггера счетчика - , -й элемент совпадения - элемент сборки -ΐ -й и (ϊ+1)-й триггеры счетчика.

Вероятность безотказной работы прототипа (Р,) за 1 цикл в предпо- ад ложении, что надежность цепей следящей обратной связи равновероятна, вып ' ражается соотношением:

где Р; ~ Р;_и - вероятность безотказной работы ί —й и (ΐ + 0-й цепи.

4

Вероятность безотказной работы прототипа уменьшается с ростом тактов и для # = 10** при Р; =0,9999-Р^О,36, т.е. надежность прототипа значительно ниже нормы.

Цель изобретения - повышение надежности преобразования.

’ Поставленная цель достигается тем, что в преобразователь кода в частоту импульсов, содержащийП-разрядный блок ключей, информационные входы которого соединены с соответствующими шинами входного кода, а выходы подключены к соответствующим входам П -разрядного регистра, дополнительно введены вентиль управления и η-разрядные блок задержки и блок сравнения, первые входы которого соединены, с соответствующими выходами П-разрядного блока задержки, а вторые входы-, с соответствующими входами η-разрядного блока задержки и выходами П -разрядного регистра, при этом управляющие входы П-разрядного блока ключей объединены и соединены с выходом вентиля управления, первый вход которого подключей к импульсной шине, а второй и третий входы соединены соответственно с η-м выходом и-разрядного регистра и выходом И-разрядного блока сравнения, причем Ц-й выход И-разрядного блока сравнения соединен с выходной шиной, а (ΐ+1)-й информационный вход и-разрядного блока ключей соединен с ΐ-м выходом Поразрядного блока задержки (л=1,2,...,ц-1), п-й выход которого соединен с первым информационным входом И-разрядного блока ключей.

Вентиль управления выполнен на элементе И и триггере, установочный « счетный входы которого подключены соответственно к первому и второму входам вентиля управления, а выход соединен с первым входом элемента И, второй вход которого подключен к третьему входу вентиля управления, а выход - к выходу вентиля управления .

На фиг.1 приведена структурная схема преобразователя; на фиг.2 временные диаграммы; на фиг.З структурная схема вентиля управления.

Преобразователь кода в частоту

импульсов содержит блок 1 ключей,

состоящий из разрядов (1-1)-(1-П),

з 1162044 . 4

регистр 2, выполненный на Я5-триг- '_:герах (2-1)-(2-м), блок 3 задержки с ячейками (3-1)-(3-η), блок 4 сравнения изц-разрядов (4-1)-(4-п), вентиль 5 управления, импульсную шину 5 6,'входы вентиля 7, 8 и выход 9, шины входного кода 10, выходную шину 11 и шины (12-1)-(12-п).

Вентиль 5 управления содержит, триггер 5-1 и элемент 5-2И. Ю

Шины входного кода 10 подключены к соответствующим информационным входам блока 1, выходы которого соединены с соответствующими входами регистра 2, выходы которого подключе- до ны к соответствующим входам блока 3, выходы которого соединены с соответствующими входами блока 4, выход которого соединен с выходной шиной 11 и входом 8 вентиля 5. Вторые входы 20 блока 4 соответственно соединены с выходами регистра. Каждый (ι+1)-й информационный вход блока 1 соединен с ι —м выходом блока 3 (где ΐ =1,2,

..., Π -1), а η-й выход блока 3 соеди- 25 нен с первым информационным входом блока 1. Первый вход вентиля 5 соединен с импульсной шиной 6, а входы 6,

7 - с η -м выходом регистра и выходом блока сравнения соответственно. 30

При этом входы триггера 5~,1, вентиля 5 соответственно соединены с импульсной шиной 6 и входом 7, а выход - с первым входом элемента 5-2, второй вход которого подключен к тре-35 тьему входу вентиля 5, а выход - к выходу 9.

Преобразователь работает следующим образом.

В исходном состоянии регистр 2 об-40 нулей (фиг.2Ь), вентиль 5 закрыт нулевым потенциалом, присутствующим на импульсном входе 6 (фиг.2с|), ключи блока 1 закрыты нулевым потенциалом, поступающим с выхода вентиля 5 '' . 45

(фиг.2*). На выходе блока 4 сравнения сформирован единичный потенциал (фиг.22). Блок 4 при равенстве кодов на первых и вторых входах формирует на выходе потенциал ’Ί", в противном 50 случае (при неравенстве кодов) на его выходе появляется ”0”.

Вентиль 5 работает таким образом, что при поступлении (фиг.З) на первый вход 6 (прямой установочный вход 55 Т-триггера) импульса триггер 5-1 переключается в единичное состояние, элемент 5-2 открывается. При этом

импульсы с третьего входа 8 поступают на выход 9 вентиля. В момент появления сигнала по входу 7 (счетный вход Т-триггера) триггер переключается в исходное состояние до поступления управляющего импульса на вход 6, а элемент 5-2 закрывается.

Коэффициент умножения в коде вводится в регистр 2 (фиг.2Ь) через блок ключей 1 в начале работы устройства при появлении единичного потенциала (первого импульса) по входу 6 (фиг.2д). На выходе вентиля 4 формируется единичный потенциал (фиг.2тк), так как выход блока 4 коммутируется с' управляющими входами ключей 1. В регистр 2 вводится одиночный позиционный код (в виде нулей и одной едини_цы в (П-1-л)-м разряде). В -м такте, работы преобразователя на информационные входы блока 1 поступает структурно сдвинутый на один шаг код с выходов блока задержки (фиг.2е) 3. Ключи в этот момент открыты, так как коды на первых и вторых входах блока сравнения равны. При записи в -м такте кода в регистр 2 наступает раз‘баланс на первых и вторых входах блока 4 сравнения (фиг.2^,е), что приводит к появлению нуля на управляющих входах ключей 1. Равенство кодов на входах блока 4 наступит через время задержки, определяемое блоком 3. В реальных устройствах блок 3 может отсутствовать для повьвпения быстродействия преобразователя, а функцию задержки кода выполняют параметрические элементы задержки базовых элементов.

В моменты равенства кодов на входах блока 4 формируется единичный потенциал, наступает (]+1)-й,такт работы, идентичный |-му такту. Структурно сдвинутый на один шаг код с выходов блока 3 поступает через ключи блока .

1 в регистр 2, и в момент несовпадения кодов на входах блока 4 на его выходе формируется импульс и т.д.

Сдвиг в каждом такте кода на один шаг вправо моделирует алгоритм вычитания, уменьшение численного значения кода на единицу. В ΐ’-м такте, когда ΐ *= Н ”1" появляется на выходе триггера 2-п(фиг.2&) регистра 2, вентиль 5 блокируется и тактовые импульсы с выхода блока 4 не поступают на управляющее входы ключей.На входах управления блока 1 появится потенциал, разрешающий запись кода в регистр

5 1162044

2, после формирования короткого нулевого импульса на входе 6. После появления второго единичного импульса на входе 6 начинается следующий ццкл работы устройства, аналогичный перво- 5 му.

В каждом цикле нд выходной шине 11

>

преобразователя формируется число импульсов, равное коду, вводимому в регистр 2. Коэффициент умножения можно изменять при введении необходимого кода по информационным входам блока Г из внешнего по отношению к преобразователю устройства. Таким образом, /на выходе преобразователя кода в час-13 тоту импульсов потоку т импульсов на импульсной шине 6 соответствует тН импульсов. Для исключения погрешности при умножении период следования импульсов на импульсной шине 6 должен» быть больше или равен времени формирования N импульсов.

Вероятность безотказной работы предлагаемого устройства в ΐ-м такте) определяется надежностью для парал- » лельного объединения цепей следящей обратной связи

р.е<-П Ь-рЛи-о-р)",

’ к«1 ’

где = Р_Км - вероятность безотказной работы к -й и (к+1)-й цепи. За один цикл, состоящий из ι тактов, выражение для надежности предлагаемого устройства запишется

Рг.ЛРгрИЧ'-Н"]".

Из данного выражения следует, что вероятность безотказной работы Р_гпри увеличении Н стремится к единице, например, для N =10 при Р; =

=0,9999- Р₂=1, более того, для плохих элементов с вероятностью Р; =0,1 для |4= 10²-Р_г =0,9989, т.е. устройство надежно функционирует при ненадежных элементах в цепи обратной> связи.

Технической эффект от использования предлагаемого устройства по сравнению с базовым объектом (прототипом) заключается в повышении надежности

устройства в М =

Рг

Р/

<-(νρ)^Ν1^Ν

раз,

что повышает помехозащищенность преобразователя.

V

φιιι.Ι

'1162044

а

б

8

г

д

е

ж

п□

		ι-э» -;-

	μι п г	................. >
—*г	^_1 ‘-1
^\|——1	...... .... ....
	ΙΠΠΠΓ	——-—-»

фиг. 2

Claims

1. ПРЕОБРАЗОВАТЕЛЬ КОДА В ЧАСТОТУ ИМПУЛЬСОВ, содержащий η -разрядный блок ключей, информационные входы которого соединены с соответствующими шинами входного кода, а выходы подключены к соответствующим входам η“Разрядного регистра, отличающийся тем, что, с целью повышения надежности преобразования, в него введены вентиль управления и И-разрядные блок задержки и блок сравнения, первые входы которого соединены с соответствующими выходами η -разрядного блока задержки, а вторые входы - с соответствующими входами П-разрядного блока задержки

и выходами и“разрядного регистра,

при этом управляющие входы П -разрядного блока ключей объединены и соединены с выходом вентиля управления, первый вход которого подключен к импульсной шине, а второй и третий входа соединены соответственно с η“М выходом η-разрядного регистра и выходом й-разрядного блока сравнения, причем П“й выход П-разрядного блока сравнения соединен с выходной шиной, а (ΐ + Ό-й информационный вход η-разрядного блока ключей соединен с 1 -м выходом η-разрядного блока задержки, где ϊ =1,2,...,П —1, η —й выход которого соединен с первым информационным входом «-разрядного блока ключей .

2. Преобразователь по п.1, отличающийся тем, что вентиль управления выполнен на элементе И и триггере, установочный и счетный входы которого подключены соответственно к первому и второму входам вентиля управления, а выход соединен с первым входом элемента И, второй вход которого подключен к третьему входу вентиля управления, а выход - к выходу вентиля управления.

>

1

1162044 2