Изобретение Относитс к вычислительной и контрольно-измерительной технике. Известен цифро-аналоговый преобразователь ,ч;одержащий регистр кода реверсивный счетчик, триггер знака, .генератор, BS-триггер, элемент ИЛИ, счетный триггер, элемент И и импуль ный делитель С 11. Недостатком данного преобразовател вл етс невысокое быстродействне вследствие последовательного принципа его работы. Известен другой кодо-аналоговый преобразователь, содержащий генератор импульсов, декодирующую сетку, усредн ющее устройство, ключи на входе декодирующей-сетки с элементами пам ти, счетчик числа импульсов , элемент совпадений, два сдвигающих регистра 2 . Недостатком этого преобразовател Явл етс его: сложность кгз-за наличи большого числа ключевых элементов с элементами пам ти и двух сдвигающих регистров, , . Наиболее близким к насто щему изобретению по Технической сущности вл етс преобразователь кода в напр жение, содержащий сче1чик, резисторную матрицу, суммирующий усилитель и ключи дл коммутации торной матрицы 33 . Недостатком известного преобразо вател вл етс больша дифференциальна нелинейность. Цель изобретени - уменьшение ди ференциальной нелинейности при сохр нении точности преобразовани . Указанна цель достигаетс тем, что в преобразователь код-напр жени содержащий счетчик, D-входы которог соединены соответственно с N информационными входами устройства, а вы ходы - через резисторную матрицу со входами суммирующего усилител , вве ны блок установки, регистр, допрлнительный счетчик, генератор, два элемента ИЛИ,RS-триггер и фильтр низких частот, выход которого соеди нен с выходом устройства, а вход с ВЫХОДОМ сукмирующего усилител , при этом управл ющий вход устройства через блок установки соединен с С-входамисчетчика и регистра и пер вым входом первого элемента ИЛИ, второй вход которого соединен с вы« ходом заема дополнительного счетчика , с первым входом второго элемента ИЛИ и с входом управлени счетчика по вычитанию, а выход - с . й-входом триггера, S-вход которого соединен с выходом переполнени дополнительного счетчика, с входом управлени счетчика по сложению и с вторым входом второго элемента ИЛИ, единичный выход - со входом управлени дополнительного счетчика по сложению, а нулевой выход - с со входом управлени дополнительного счетчика по вычитанию, причем счетный вход дополнительного счетчика соединен с выходом генератора, С-вход - с выходом, второго элемента ИЛИ и со счетным входом счетчика, а D-входы - с выходами регистра, D-входы которого соединены с М информационными входами устройства. На чертеже приведена функциональна схема преобразовател код-напр жение . - Преобразователь содержит счетчик 1, резисторную матрицу 2, суммирующий усилитель 3, фильтр 4 низких частот, блок 5 установки, регистр б, ES-триггер 7, дополнительный счетчик 8, генератор 9, первый и второй элементы ИЛИ .10 и 11. (N+M) информационных входов 12 преобразоваел соединены соответст вен но с -входал мсчетчика 1 и регистра 6,1 управл ющий вход 13 преобразовател соединен со входом блока 5 установки,а выход 14 преобразовател подключен к выходу фильтра 4 низких частот.Преобразователь код-напо жение работает следунидим образом. Код, подлежащий преобразованию. Поступает на (Й+м) информационных входов 12 устройства. Причем N старших разр дов его по команде, подаваемой на управл ющий вход 13,.поступают на счетчик 1 и в дальнейшем преобразуютс в аналоговое напр жение на резисторной матрице 2 и cy pлиpyющем усилителе 3. Одновременно .М младших разр дов входного кода по управЛ кнцей команде с блока 5 установки занос тс в регистр бив дальнейшем используютс дл уменьшени дифференциальной Нелинейности преобразовани . Дл этого код младших М-разр дов периодически устанавливаетс в дополнительный счетчик 8 и досчитываетс то в режиме-вычитани , то-в режиме сложени до максимальной емкости причем чередование этих режимов определ етс триггером 7. По мере возникновени импульсы переполнени и эаема дополнительного счетчика 8 i.поступают через второй элемент ИЛИ 11 на счетный вход счетчика 1. Поскольку они все врем чередуютс , то среднее значение кода в счетчике 1 не мен етс , но во врем вычитани информсщии в дополнительном счетчике 8 в счётчике 1 в течение m тактов находитс код (n+l), а при сложений в течение () тактов - код п, )Ьде m - значение кода М младашх разр дов входного кода, an- значение кода Я старших разр дов входного кода преобразовател . Следовательно, На выходе суммирующего усилител 3 по вл ютс напр жени , соотвётствуюШе этим кодам. После фильтра 4 низ-
jcHX частот на выходе 14 преобразовател эти пульсации сглаживаютс , а средн составл юща напр жени будет равна:
Ut(n-fl)m + n()3 UCn-f- -). (1)
После съема значени напр жени с выхода фильтра 4 низких частот преобразов&тгёль готов к преобразованию бледующего цифрового кода.
Технико-экономическа эффективность данного -изобретени по сравнению с прототипом состоит в значительном уменьшений дифференциальной нелинейности преобразовани в соответствии с уравнением (1).