SU1029193A1 - Гибридное вычислительное устройство - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам дл  опреде лени  экстремумов и дифференцировани  сигналов, представленных в аналоговой или цифровой форме. Известно вычислительное устройство дл  определени  моментов дост жени  минимумов и максимумов сигнала , содержащее генератор импульсов , преобразователь аналог - част та, блок управлени , элементы И, ИЛИ и НЕ, триггеры, формирователи импульсов, элементы задержки, счетчики и блок сравнени  кодов i Недостатком устройства  вл ютс  ограниченные функциональные воз можности, так как оно не позвол ет определ ть экстремумы разнопол рного сигнала и не позвол ет вычисл ть производную сигнала. Известно также вычислительное устройство дл  определени  экстремумов функций,.содержащее генерато импульсов, элементы И и ИЛИ, инвер торы, триггер, компаратор, счетчики и цифро-аналоговый преобразователь 2. Недостатком данного устройства также  вл ютс  ограниченные функци ональные возможности. Наиболее близким к изобретению по технической сущности  вл етс  гибридное вычислительное устройство , содержащее аналого-цифровой преобразователь , подключенный вхо .дом к шине ввода аналогового сигнала , цифровым выходом - к первому входу сумматора и к информационному входу блока пам ти, а управл ющим выходом - к входу блока управлени , соединенного выходами с управл ющими входами блока пам ти, подключенного цифровым выходом и второму входу сумматора, цифровой выход которого  вл етс  выходо ПРОИЗВОДНОЙ сигнала, а управл ющий вход соединен с выходом блока управлени . Данное устройство предназначено дл  вычислени  производной входного сигнала и может быть также использовано дл  фиксации экстремальных значений входного си нала по моментам равенства нулю те . кущего значени  производной ЗЗОднако это устройство характери зуетс  ограниченностью своих функциональных возможностей, так как оно не позвол ет определ ть минимумы и максимумы экстремальных значений разнопол рного входного сигнала-. Цель изобретени  - расширение функциональных возможностей устрой ства за счет определени  минимумов и максимумов входного разнопол рно го сигнала. С этой целью в гибридное вычислительное устройство, содержащее аналого-цифровой преобразователь, юдключенный входом к щине ввода аналогового сигнала, цифровым выходом - к первому входу сумматора и к информационному входу блока пам ти а управл ющим выходом - к входу блока управлени , соединенного выходами с управл ющими входами блока пам ти, подключенного цифровым выходом к второму входу сумматора. цифровой выход которого  вл етс  выходом производной сигнала устройства , дополнительно введены элементы И и ИЛИ, формирователь импульсов и группа элементов И, выходы которых  вл ютс  выходом значени  экстремума сигнала устройства первые входы подключены к выходу первого элемента ИЛИ,, а вторые входы - к цифровому выходу блока пам ти , соединенного пр мым выходом знакового разр да с первыми входами первого и второго элементов И, а инверсным выходом знакового разр да - с первыми входами третье1го и четвертого элементов И, причем первый элемент И подключен вторым входом к второму входу третьего элемента Ни к первому выходу формировател  импульсов, а выходом к первому входу второго элемента ИЛИ, соединенного выходом с первым входом первого элемента ИЛИ, а вторым входом - с выходом четвертого элемента И, подключенного вторым входом к второму выходу формировател  импульсов и к второму входу второго элемента И, соединенного выходом с первым входом третьего.элемента ИЛИ, второй вход которого подключен к выходу третьего элемента . И, а выход - к второму входу первого элемента ИЛИ, причем вход формировател  импульсов соединен с пр мым выходом знакового разр да сумматора, а выходы второго и третьего элементов ИЛИ  вл ютс  выходами сигналов достижени  максимума и минимума соответственно. На фиг. 1 изображена блок-схема гибридного вычислительного устройства; на фиг. 2 - схема формировател  импульсов. Гибридное вычислительное устройство (фиг. 1Г содержит аналого-цифровой преобразователь 1, подключенный входом к шине 2 ввода аналогового сигнала, цифровым выходом к первому входу сумматора 3 и к информационному входублока 4 пам ти, а управл ющим выходом - к входу блока 5 управлени . Блок 5 соединен выходом с управл ющими входами блока 4 пам ти, подключенного цифровым выходом к второму входу сумматора 3, цифровой выход которого  вл етс  выходом 6 производной сигнала . Группа 7 элементов И, выходы которых  вл ютс  выходом 8 эначени  экстремума сигнала, подключены первыми входами к выходу первого элемента ИЛИ 9, а вторыми входами - к цифровому выходу блока 4 пaм Блок 4 соединен пр мым выходом знако разр да с первыми входами первого и второго элементов И 10 и 11, а инверсным выходом знаковогоразр да - с первыми входами третьего и четвертого элементов И 12 и 13.Первый элемент И 10 подключен вторым входом к второму входу третьего элемента И 12 и к первому выходу 14 формировател  15 импульсов , а выходом - к первому входу второго элемента ИЛИ 16. Элемен ИЛИ 16 соединен выходом с первым 1ВХОДОМ элемента ИЛИ 9, а вторым входом - с выходом четвертого элемента И 13, подключенного вторым входом к второму выходу 17 формировател  15 импульсов и к второму входу второго элемента И 11. Выход элемента И 11 соединен с первым входом третьего элемента ИЛИ 18, второй вход которого подключен к выходу элемента И 12, а выход - к второму входу элемента ИЛИ 9. Вход формировател  15 импульсов соединён с пр мым выходом знакового разр да сумматора 3, а выходы второго и третьего элементо ИЛИ 16 и 18  вл ютс  выходами 19 и 20 сигналов достижени  максимума И минимума соответственно. Блок 4 пам ти (фиг. 1 )содержит первый h второй регистры 21 и 22, причем регистр 21 подключен информационным входом к информационному входу блока 4, выходом - к информационному входу регистра 22, входом управлени  записью - к первому управл ющему входу блока 4 и к входу управлени  считыванием регистра 22, а входом управлени  считыванием - к второму управл юще входу блока 4 и к входу управлени  записью регист11а 22, выход которого соединен с цифровым выходом блока 4. , Блок 5 управлени  (фиг 1 ) соде -жит делитель 23 частоты с переменн коэффициентом делени  и элемент 24 задержки, выходш которых  вл ютс  выходами блока 5, причем вход элемента 24 задержки соединен с выходом делител  23, подключенного вхо дом к входу блока 5. Формирователь 15 импульсов (фиг содержит восемь элементов И-НЕ 25-32, причем первый, второй и третий элементы И-НЕ 25, 26 и 27 включены последовательно, входы элемента И-НЕ 25 соединены с входом формировател  15, а выход элемента И-НЕ 27 подключен к первому входу четвертого элемента И-НЕ 28, соединенного вторым входом с входом формировател  15, а выходом с 1)ходами п того элемента И-НЕ 29, выход которого  вл етс  вторым вы ходом 17 формировател  15, Шестой элемент И-НЕ 30 подключен входами к выходу элемента И-НЕ 27. а выходом - к первому входу седьмого элемента И-НЕ 31, соединенного вторллм входом с выходом элемента И-НЕ 25, а выходом - с входами восьмого элемента И-НЕ 32, выход которого  вл етс  первым выходом 14 формировател  15. Устройство работает следующим образом. В текущий момент времени, соответствующий , окончанию преобразовани  выходного сигнала в код в преобразователе 1, на первый вход сумматора 3 и на информационный вход . блока 4 Пс1м ти с цифрового выхода преобразовател  1 поступает параллельный цифровой код входного сигнала . Одновременно с этим сигнал окончани  преобразовани  с управл ющего выхода преобразовател  1 поступает на вход блока 5 управлени , По этому сигналу блок 5, в котором делитель 23 используетс  только при необходимости изменени  временного масштаба дифференцировани , сигналом с выхода делител  23 разрешает запись информации от преобразовател  1 в регистр 21 блока 4 пам ти и одновременное считывание информации с регистра 22 блока 4 пам ти в сумматор 3. После этого сигналом с выхода элементаi24 задержки блока 5 управлени  производитс  считывание информации из регистра 21 в ре- . гистр 22. Таким образом на сумматор 3 поступает текуща  информаци  из аналого-цифрового преобразовател  1 и информаци , выделенна  преобразователем 1 в предыдущем такте. На цифровом выходе сумматора 3, работгиощего в режиме вычитани , получаетс  результат приращени  входного сигнала за врем , равное или пропорциональное (в случае использовани  делител  24 частоты )такту измерени  преобразовател   1, т.е. производна  входного анало- гового сигнала. Дл  дифференцировани  входного сигнала, представ ленного в цифровой форме, могут быть использованы (фиг. 1 ) шина 33 ввода цифрового сигнала и управл юща  шина 34. Экстремальные значени  входного сигнала определ ютс  по моментам изменени  знака производной входного сигнала следующим образом. Пусть входной сигнал положительный (в знаковом разр де выходного кода блока 4 пам ти - нуль ), При изменении знака производной с положительного на отрицательный (в знаковом разр де сумматрра 3

переход из нул  в единицу ) на втором выходе 17 формировател  импульсов по вл етс  положительный импульс , который через элемент И 13 и элемент ИЛИ 16 поступает на выход 19 сигнала достижени  максиму .ма и через элемент ИЛИ 9 - на груцпу 7 элементов И, разреша  съем масимального значени  входного сигнала с блока 4 пам ти. При изменении знака производной с отрицательного на положительный на первом выходе 14 формировател  15 импульсов по вл етс  положительный импульс . Этот импульс через элемент 12 и элемент ИЛИ 18 поступает на выход 20 сигнала достижени  минимума и через элемент ИЛИ 9 - на группу 7 элементов И, разреша  считывание с блока 4 пам ти минимального значени  входного сигнала .

Аналогичным образом работает . устройство при- отрицательном входном сигнале. Входной сигнал примимае«г максимальное значение (по абсолютной величине )при изменении знака производной с отрицательного на положительный (в знаковом разр де сумматора 3 переход с единицы на нуль ). При этом по вл етс  импульс на первом выходе 14 формировател  15 импульсов и через элемент И 10 (в знаковом разр де блока 4 пам ти - единица ) и элемент ИЛИ 16 поступает на выход 19 сигнала достижени  максимума и через элемент ИЛИ 9 - на группу 7 элементов И, разреша  считывание с блока 4 максимального значени  сиг нала.

фррмирователь 15 импульсов работает следующим образом. Если на

входе формировател  15 высокий потенциал ( логическа  1), тогда на выходах 17 и 14 - низкий потенциал (логический О ). При изменении входного сигнала формировател  15 с единицы на нуль на выходе элемента И-НЕ 31 по вл етс  импульс , длительность которого определ етс  временем задержки элементов И-НЕ 26, 27 и 30. Элемент И-НЕ 32 инвертирует полученный импульс, в

результате на выходе 14 формировател  формируетс  положительный импульс. При изменении входного потенциала формировател  15 с нул  на единицу на выходе элемента

И-НЕ 28 формируетс  импульс, длит . тельность которого определ етс  суммарной задержкой на элементах И-НЕ 25, 26 и 27, и на выходе 17 формировател  по вл етс  положительный импульс.

Таким образом, предлагаемое устройство по сравнению с прототипом обладает более широкими функциональными возможност ми за счет

определени  как минимальных, так и максимальных значений входного разнопол рного сигнала. Указанное обсто тельство позвол ет расширить область применени  устройства и

обуславливает технико-экономическую эффективность его возможного использовани .

Claims (1)

1. (54 ) (57 ) ГИБРИДНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее аналого-цифровой преобразователь, подключенный входом к шине ввода аналогового сигнала, цифровым выходом - к первому входу сумматора и к информационному входу блока памяти, а управляющим выходом — к входу блока управления, соединенного выходами с управляющими входами блока памяти, подключенного цифровым выходом к второму входу сумматора, цифровой выход которого является вы-. ходом производной сигнала устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет определения минимумов и максимумов входного разнополярного сигнала, в него дополнительно введены элементы И и ИЛИ, формирователь импульсов и группа элементов И, выходы которых являются выходом значения экстремума сигнала устройства, первые входы подключены к выходу первого элемента ИЛИ, а вторые рходы - к цифровому выходу блока памяти, соединенного прямым выходом знакового разряда с первыми входами первого и второго элементов И, а инверсным выходом знакового разряда - с первыми входами третьего и четвертого элементов И, причем первый элемент И подключен вторым входом к второму входу третьего элемента И и к первому выходу . формирователя импульсов, а выходом к первому входу второго элемента « ИЛИ, соединенного выходом с первым входом первого элемента ИЛИ, а вторым входом - с выходом четвертого элемента И, подключенного вторым входом к второму выходу формирователя импульсов и к второму входу второго элемента И, соединенного выходом с первым входом третьего элемента ИЛИ, второй вход которого’ подключен к выходу третьего элемента И, а выход - к второму входу первого элемента ИЛИ, причем вход формирователя импульсов соединен с прямым выходом знакового разряда сумматора, а выходы второго и третьего элементов ИЛИ являются выходами сигналов достижения максимума и минимума соответственно.