SU543936A1 - Устройство дл сравнени двоичных чисел с допусками - Google Patents

Description

1

Изобретение относитс  к автоматике и вы числительной технике и может быть использовано при реализации технических средств цифровых систем контрол  и управлени .

Известны устройства дл  сравнени  двоичных чисел с допусками по принципу меньше , норма, больше, содержащие блоки сравнени , блоки пам ти, логические элементы . В этих устройствах не предусмотрена классификаци  измер емого значени  па-

раметра по зонам (градаци м).

Недостатком этих устройств  вл етс  их малое быстродействие и сложность.

Известно также устройство дл  сравнени  двоичных чисел с допусками, содержащее двоичные счетчики, элементы И, ИЛИ, блоки сравнени , блок пам ти, причем управл юща  щина подключена ко входам управлени  первого элемента И, первого двоичного счетчика и ко входу блока пам ти, выходы которого соединены со входами первого блока сравнени , другие входы Ko-foporo подключены к выходам второго двоичного счетчика, вход установки в нулевое состо ние которого соединен с выходом первого блока сравне-

ни , а информационный вход - с информационым входом первого двоичного счетчика и с выходом первого элемента И, другоА вход которого через элемент ИЛИ подключен к выход/ второго элемента И, входы которого соединены с выходами первого двоичного счетчика.

В этом устройстве производитс  Сравнение измен ющегос  от нул  значени  кода второго двоичного счетчика с кодом первой градации, поступающим из блока пам ти. При равенстве этих кодов сигнал с выхода блока сравнени  управл ет позиционным распределителем и из блока пам ти в блок сравнени  поступает код, соответствующий второй градации и так до тех пор, пока код во втором двоичном счетчике не достигнет значени  кода измер емой величины, о чем свидетельствует наличие сигнала на выходе второго элемента И, который поступает на закрывающий вход первого элемента И.

Claims (2)

1. Блок пам ти состоит из ( Я +1) регистров и блока вывода кодов границ градаций на блок сравнени , где J - количес во градаций.на которое разделено попе допуска . Емкость каждого регистра равна емкос первого двоичного счетчика, емкость которого равна количеству разр дов в коде измер емого (текущего) значени  параметра. Блок пам ти, выполненный подобным образом , должен иметь большой объем, и сложный блок управлени , Целью изобретени   вл етс  повышение быстродействи  и упрощение устройства. Это достигаетс  тем, что в устройстве Выходы первого двоичного счетчика соедине ны со входами второго блока сравнени , другие входы которого подключены к выходам блока пам ти, а выход - ко входу элемента ИЛИ и ко входам третьего элемента И и группы элементов И, а выход первого блока сравнени  соединен с информационным входом третьего двоичного счетчика, вход установки в нулевое состо ние которого подключен через четвертый эл мент И к выходу третьего двоичного счетчика , который соединен с другими входами группы элементов И, выходы которых подкл чены к выходным шинам устройства, а выхо четвертого элемента И соелинен с другим, входом третьего элемента И, выход которог подключен к выходной шине устройства. На чертеже изображена блок-схема устройства . Устройство содержит двоичный счетчик 1, элементы И 2, 3, блок сравнени  4, блок пам ти 5, двоичные счетчики 6, 7, элементы И 8, 9, 1О, элемент ИЛИ 11, блок сравнени  12 j элемент И 13. Устройство имеет выходы: выходные шины код градации 14 больше 15, меньше 16, входные шины 17, 18, 19, 20, Устройство работает следующим, образом Информаци  об измер емом значении параметра в виде кода, поступающа  на вхо ные шины 19, записываетс  в пр мом коде в двоичный счетчк 1 сигналом, поступающим по входной шине 17. Этим же сигналом открываетс  элемент И 2, а также записываю с  в блок пам ти 5 коды, соответствующие Млгей границе допуска парам.етра и вели чине одной градации, поступающие по входлым шинам 20, Последовательность тактируюших импульсов по входной шине 18 чер открытый элемент И 2 поступает на инфор мационный вход двоичного счетчика 1, работающего на вычитание, результат которо го уменьшаетс  и сравниваетс  в блоке сравнени  12 с кодом нижней границы допуска параметра, поступающим из блока пам ти 5. Последовательность тактирующих импульсов, поступающа  на информационный вход двоичного счетчика 1 одновременно поступает на информационный вход двоичного счетчика 6, работающего на сложение, результат которого периодически сравниваетс  в блоке сравнени  4 с кодом одной градации , поступающим из блока пам ти 5, Результат сравнени  кодов с выхода блока сравнени  4 поступает на информационный вход двоичного счетчика 7 и на вход установки в нулевое состо ние двоичного счетчика 6, Этот процесс повтор етс  периодически до тех пор, пока на информационном входе двоичного счетчика б существует последовательность тактирующих импульсов, котора  прекращаетс  когда закрьшаетс  элемент И 2 сигналом сравнени  кодов с выхода блока сравнени  12 (при достижении нижней границы пол  допуска), который проходит Через элемент ИЛИ 9 на закрывающий вход элемента И
2. 2. Одновременно сигнал с выхода блока сравнени  12 поступает на один из входов элементов И 8, на второй вход которых поступает код двоичного счетчика 7 и при их совпадении код соответствующий градации,поступает на выходные шины 14 устройства при нахождении измер емого значени  параметра в пределах пол  допуска , В случае; когда код измер емого значени  параметра меньше ниж;1ей грйницы допуска, сравнение кодов в блоке сравнени  12 не происходит, результат двоичного счетчика 1 уменьшаетс  до значени  ООО...О(111.,.1), срабатывает элемент И 3 и выдает сигнал, поступающий через элемент ИЛИ 11 на закрывающий вход элемента И 2, тем самым прекраща  поступление последовательности тактирующих импульсов на информационный вход двоичного счетчика 1 и одновременно на выходную щи- ну 16 устройства, сигнализиру , что измер емое значение параметра меньше нижней границы пол  допуска. В случае, когда код измер емого значени  параметра больше верхней границы допуска , двоичный счетчик 7 считает количество градаций и, когда код двоичного счетчика 7 будет соответствовать числу (П +1), где 11 - количество градаций, на котс)рое разделено поле допуска, срабатывает элемент И 9, сигнал с выхода которого закрывает двоичный счетчик 7 по входу (счет в третьем двоичном счетчике 7 прекращаетс ) и открывает элемент И 10, В результате. сравнени  кодов в блоке сравнени  12 (при достижении нижней границы пол  допуска) сигнал с его выхода проходит через элемент ИЛИ 9 на закрывающий вход элемента И 2, закрыва  его, и одновременно на второй вход элемента И 10, сигнал с выхода кото рого поступает на выходную шину 15 устройства , сигнализиру , что измер емое значение параметра больше верхней границы пол  допуска. В известных устройствах быстродействи зависит от величины кода параметра, так как процесс измерени  ведетс  от нул  до величины кода параметра, а в предлагаемом устройстве быстродействие зависит только от величины нижней границы пол  допуска, так как процесс измерени  ведетс  от величины кода параметра до величины нижней границы пол  допуска. В предлагаемом устройстве сокращен объем блока пам ти, который представл ет собой два регистра: регистр нижней границы пол  допуска, емкость которого равна емкости двоичного счетчика 1 и регистр градации, емкость которого на пор док меньше. Емкость двоичного счетчика 6 рав на емкости регистра градации. Необходимость в позиционном распределителе отпадает . Формула изобретени  Устройство дп  сравнени  двоичных чисел с допусками, содержащее двоичные сче чики, элементы И, ИЛИ, блоки сравнени , блок пам ти,причем управл юща  шина под ключена ко входам управлени  первого эпе- мента И, первого двоичного счетчика и ко входу блока пам ти, выходы которого соединены со входами первого блока сравнени , другие входы которого подключены к выходам второго двоичного счетчика, вход установки в нулевое состо ние которого соединен с выходом первого блока сравнени , а информационный вход - с информационным входом первого двоичного счетчика и с выходом первого элемента И, другой вход которого через элемент ИЛИ подключен к выходу второго элемента И, входы которого соединены с выходами первого двоичного счетчика, отличающеес  тем, что, с целью повышени  быстродействи  и упрощени  устройства , в нем выходы первого двоичного счет чика соединены со входами второго блока сравнени , другие входы которого подключены к выходам блока пам ти, а выход - ко входу элемента ИЛИ и ко входам третьего элемента И и группы элементов И, а выход первого блока сравнени  соединен с информационным входом третьего двоичного счетчика , вход установки в нулевое состо ние которого подключен через четвертый элемент И к выходу третьего двоичного счетчика, который соединен с другими входами группы элементов И, выходы которых подключены к выходным шинам устройства, а выход четвертого элемента И соединен с другим входом третьего элемента И, выход которого подключен к выходной шине устройства .