SU1185398A1 - Аналоговое запоминающее устройство - Google Patents

Аналоговое запоминающее устройство Download PDF

Info

Publication number
SU1185398A1
SU1185398A1 SU833644862A SU3644862A SU1185398A1 SU 1185398 A1 SU1185398 A1 SU 1185398A1 SU 833644862 A SU833644862 A SU 833644862A SU 3644862 A SU3644862 A SU 3644862A SU 1185398 A1 SU1185398 A1 SU 1185398A1
Authority
SU
USSR - Soviet Union
Prior art keywords
key
output
input
operational amplifier
information input
Prior art date
Application number
SU833644862A
Other languages
English (en)
Inventor
Владимир Яковлевич Краковский
Original Assignee
Ордена Ленина Институт Кибирнетики Им.В.М.Глушкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибирнетики Им.В.М.Глушкова filed Critical Ордена Ленина Институт Кибирнетики Им.В.М.Глушкова
Priority to SU833644862A priority Critical patent/SU1185398A1/ru
Application granted granted Critical
Publication of SU1185398A1 publication Critical patent/SU1185398A1/ru

Links

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первьв операционный усилитель, первый вход которого  вл етс  входом устройства, первый ключ, информационный вход которого соединен с выходом первого операционного усилител , второй ключ, информационный вход которого соединен с выходом первого ключа и с выходом третьего ключа, первый накопительный элемент на первом конденсаторе , перва  обкладка которого соединена с шиной нулевого потенциала , втора  обкладка - с выходом второго ключа и с первым входом второго операционного усилител , выход которого  вл етс  выходом устройства и соединен с информационным входом четвертого ключа, второй накопительный элемент на втором конденсаторе, перва  обкладка которого соединена с выходом второго операционного усилител , втора  обкладка - со вторым входом второго операционного усилител  и с выходом четвертого ключа, информационный вход которого соеди- нен с информационным входом третьего ключа, управл ющие входы первого, второго и четвертого ключей соединены с щиной управлени , отличаюг щеес  тем, что, с целью повышени  точности и быстродействи  устройства , в него введены п тый и шестой ключи и инвертор, вход которого соединен с шиной управлени , выход инвертора соединен с управл ющими входами третьего и п того ключей, информационный вход п того ключа соединен со вторым входом первого 90 операционного усилител  и с выходом сл шестого ключа, информационный вход 00 которого соединен с выходом второго ;о операционного усилител , управл ющий вход шестого ключа соединен с шиной эо управлени .

Description

I
Изобретение относитс  к автоматике , вычислительной, информационноизмерительной технике и может быть использовано дл  созд/ани  аналогоцифровых преобразователей, дискретно-аналоговых анализаторов спектра в качестве запоминающих устройств.
Целью изобретени   вл етс  повышение точности и быстродействи  устройства.
На чертеже приведена функциональна  схема предложенного устройства.
Схема содержит операционные усилители 1 и 2, накопительные элементы на конденсаторах 3 и 4, клю-. чи 5-10, инвертор 11, шину 12 управлени  и шину 13 нулевого потенциала
Устройство работает следующим образом.
На шину 12 управлени  подаетс  потенциал включени  ключей 5-6 и 10 в режиме слежени  и снимаетс  этот потенциал при переходе в режим хранени . При замкнутых ключах 5, 6 и 10 устройство отслеживает входной сигнал. Услитель 2 работает как повторитель напр жени  на конденсаторе 3.
Ключи 5 и 6 охвачены отрицательной обратной времени зар да конденсатора 3, котора , в основном, определ етс  допустимой скоростью нарастани  выходного усилител  1 и ограничиваетс  предельным значением выходного тока этого усилител . При размыкании ключей 5-7 и 10 устройство запоминает значение напр жени  на конденсаторе 3. Инвертор 11 кроме инвертировани  создает еще и необходимую задержку дл  замыкани  ключей 7 и 9, после размыкани  ключей 5. 6 и 10. Замыкание ключа 7
85398 . . 2
уравнивает потенциалы сигнального входа и выхода ключа 6, что исключает цепь разр да конденсатора 3 через этот ключ. Разр д конденсато5 ра 3 через первый вход усилител  2 компенсируетс  подзар дом конденсатора 4 через второй вход этого усилител . Размыкание ключа 10 и замыкание ключа 9 при переходе в режим хранени  включает усилитель 1 по схеме повторител  входного сигнала, что при последующем обратно переходе в режим слежейи  обеспечивает повышение точности записи входного сигнала за небольшой период времени, отведанный дл  выборки сигнала, так как в этом случае не, требуетс  времени навыход усилител  1 из режима насьш1ени , как это имеет место в устройстве - прототипе..Этим же повьш1аетс  быстродействие, так как с той же точностью можно осуществить выборку входного сигнала за более короткое врем . Снижаетс  также энергопотребление и исключаютс  помехи на выходе устройства изза возможных частых перебросов усилител  1 из одного внца насыщени  в другой вид при нахождении значений входного сигнала вблизи значени  хранимого отсчета сигнала. При этом снижени  точности хранени  не происходит, так как потенциалы сигнального входа и выхода ключа 6 У4)авниваютс  с помощью ключа 7.
В предложенном устройстве повышена точность и быстродействие за счет устранени  разр да конденсатора 3 через конечную величину сопротивлени  разомкнутого ключа 6 и устранени  режима насыщени  операционного усилител  1.

Claims (1)

  1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый операционный усилитель, первый вход которого является входом устройства, первый ключ, информационный вход которого соединен с выходом первого операционного усилителя, второй ключ, информационный вход которого соединен с выходом первого ключа и с выходом третьего ключа, первый накопительный элемент на первом конденсаторе, первая обкладка которого соединена с шиной нулевого потенциала, вторая обкладка - с выходом второго ключа и с первым входом второго операционного усилителя, выход кото рого является выходом устройства и соединен с информационным входом четвертого ключа, второй накопительный элемент на втором конденсаторе, первая обкладка которого соединена с выходом второго операционного усилителя, вторая обкладка - со вторым входом второго операционного усилителя и с выходом четвертого ключа, информационный вход которого соедил нен с информационным входом третьего ключа, управляющие входы первого, второго и четвертого ключей соединены с шиной управления, отличающееся тем, что, с целью повышения точности и быстродействия устройства, в него введены пятый и шестой ключи и инвертор,' вход которого соединен с шиной управления, выход инвертора соединен с управляющими входами третьего и пятого ключей, информационный вход пятого ключа соединен со вторым входом первого операционного усилителя и с выходом шестого ключа, информационный вход которого соединен с выходом второго операционного усилителя, управляющий вход шестого ключа соединен с шиной управления.
    I
SU833644862A 1983-08-03 1983-08-03 Аналоговое запоминающее устройство SU1185398A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833644862A SU1185398A1 (ru) 1983-08-03 1983-08-03 Аналоговое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833644862A SU1185398A1 (ru) 1983-08-03 1983-08-03 Аналоговое запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1185398A1 true SU1185398A1 (ru) 1985-10-15

Family

ID=21082746

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833644862A SU1185398A1 (ru) 1983-08-03 1983-08-03 Аналоговое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1185398A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Гарет П. Аналоговые устройства дл микропроцессоров и мини-ЭВМ. М.: Мир, 1981, с. 142-145, рис. 5.8. Авторское свидетельство СССР № 1003148, кл. G 11 С 27/00, опублик. 1983. *

Similar Documents

Publication Publication Date Title
JPS5871731A (ja) Cmosデバイス用のダイナミツクttl入力コンパレ−タ
SU1185398A1 (ru) Аналоговое запоминающее устройство
GB1459951A (en) Shift registers
JP4089984B2 (ja) サンプルホールド回路
JPS6215959B2 (ru)
SU841058A1 (ru) Устройство дл хранени и выборкииНфОРМАции
JP2000132989A (ja) トラックホールド回路
KR100201401B1 (ko) 샘플/홀드 회로
SU1104585A1 (ru) Аналоговое запоминающее устройство
SU1474745A1 (ru) Устройство выборки-хранени
SU1022222A1 (ru) Ячейка пам ти
SU1203599A1 (ru) Аналоговое запоминающее устройство
SU907583A1 (ru) Аналоговое запоминающее устройство
SU911625A1 (ru) Динамическое запоминающее устройство
SU942154A1 (ru) Аналоговое запоминающее устройство
SU1485309A1 (ru) Аналоговое запоминающее устройство
SU1014040A1 (ru) Аналоговое запоминающее устройство
SU1488877A1 (ru) Аналоговое запоминающее устройство
JPH0574188A (ja) サンプルホールド回路
RU2018980C1 (ru) Аналоговое запоминающее устройство
SU1236556A1 (ru) Аналоговое запоминающее устройство
JPS6112639Y2 (ru)
SU978201A1 (ru) Устройство дл выборки и хранени информации
SU590831A1 (ru) Аналоговое запоминающее устройство
SU1164788A1 (ru) Аналоговое запоминающее устройство