SU756485A1 - Аналоговое запоминающее устройство1 - Google Patents

Аналоговое запоминающее устройство1 Download PDF

Info

Publication number
SU756485A1
SU756485A1 SU782698908A SU2698908A SU756485A1 SU 756485 A1 SU756485 A1 SU 756485A1 SU 782698908 A SU782698908 A SU 782698908A SU 2698908 A SU2698908 A SU 2698908A SU 756485 A1 SU756485 A1 SU 756485A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
amplifier
demodulator
storage
Prior art date
Application number
SU782698908A
Other languages
English (en)
Inventor
Sergej E Kyun
Vladimir N Sokolov
Original Assignee
Sergej E Kyun
Vladimir N Sokolov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sergej E Kyun, Vladimir N Sokolov filed Critical Sergej E Kyun
Priority to SU782698908A priority Critical patent/SU756485A1/ru
Application granted granted Critical
Publication of SU756485A1 publication Critical patent/SU756485A1/ru

Links

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Изобретение относится к вычислительной технике и может быть использовано для выборки и запоминания напряжений.
Известно замкнутое компараторное $ устройство выборки и запоминания напряжения с обратной связью по напряжению [Ϊ] .
В этом устройстве в качестве элементов хранения используются элементы разомкнутой схемы, напряжение на вход которой подается от устройства измерения рассогласования (сравнения) выходного и входного сигнала. Статические ошибки, вносимые буферным усилителем, уменьшаются примерно в величину коэффициента усиления входного дифференциального усилителя. В качестве такого усилителя могут использоваться интегральные операционные усилители на биполярных транзисторах,Λ которые имеют большой коэффициент усиления, малый дрейф и высокий коэффициент подавления синфазных помех.
Недостатком такого устройства яв- 25 ляется низкое быстродействие и погрешность за счет дрейфа входного сравнивающего усилителя.
Наиболее близким техническим решением к данному изобретению является
2
устройство, состоящее из последовательно соединенных входного аналогового ключа, входного сравнивающего усилителя, ключа записи и буферного усилителя, выход которого соединен с инверсным входом сравнивающего усилителя. Выход сравнивающего усилителя подключен также через инвертирующий усилитель к выходу устройства и к одному иэ контактов входного аналогового ключа. Ко входу буферного усилителя подключена запоминающая емкость[2].
На этапе записи входной сигнал через входной аналоговый ключ, Оравнивающий усилитель и замкнутый ключ записи поступает на запоминающую емкость. На этапе хранения входной аналоговый ключ переводится в другое положение, а ключ записи размыкается,
В этом случае сигнал с запоминающей емкости через буферный усилитель подается на инверсный вход сравнивающего усилителя, с выхода которого через усилитель-инвертор поступает на выход схемы и через входной ключ на прямой вход сравнивающего усилителя .
В такой схеме практически остается нескомленсированной лишь ошийка из-за
756485
конечности коэффициента усиления усилителя. Но обычно Ъна не превышает сотых долей процента. Такому устройству присущи недостатки замкнутых устройств запоминания напряжения. Основным из них является низкое быстро- с действие. 3
Цель изобретения — повышение быстродействия аналогового запоминающего устройства.
Поставленная цель достигается тем, ιη что в аналоговое запоминающее устрой'ство, содержащее входной усилитель, один из входов которого является входом устройства, другой подключен к выходу усилителя-инвертора, накопительный элемент, например, конденса- ^5 тор, одна из обкладок которого подключена к шине нулевого потенциала, другая обкладка подключена ко входу выходного усилителя, выход которого является выходом устройства, и через 20
ключ к выходу входного усилителя, введены демодулятор, вход которого подключен к .выходу выходного усилителя, и сумматор, один из входов которого подключен ко входу устройства, другой вход подключен к выходу демодулятора, а выход подключен ко входу усилителяинвертора.
На чертеже представлена блок-схема аналогового запоминающего устройства.
Входной сигнал поступает на клемму ВХ, которая соединена с инверсным входом входного дифференциального усилителя 1 и с первым входом сумматора 2, второй вход которого соединен с выходом демодулятора 3. Выход сумматора 2 через усилитель-инвертор 4 соединен с прямым входом входного дифференциального усилителя 1,выход которого через'ключ 5 соединен с накопительным конденсатором 6, и входом выходного усилителя 7. Выход выходного усилителя 7 соединен с выходной клеммой ВЫХ и входом демодулятора 3.
Сигнал на выходе усилителя-инвертора . включает в себя только напряжение смещения и не содержит составляющих входного информационного сигнала, т.е. схема для.информационного сигнала является разомкнутой. Демодулятор восстанавливает форму входного сигнала, чтобы на оба входа схемы сложения поступал сигнал одинакового вида. В качестве демодулятора в простейшем случае может быть использован фильтр нижних частот.
Предлагаемое устройство, обладая точностью^ близкой к точности лучших замкнутых схем, реализует быстродействие разомкнутых.

Claims (1)

  1. Формула изобретения
    Аналоговое запоминающее устройство, содержащее входной усилитель, один из входов которого является входом устройства, другой подключен к выходу усилителя-инвертора, накопительный элемент., например, конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, другая обкладка подключена ко входу выходного усилителя, выход которого является выходом устройства, и через ключ к выходу входного усилителя, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены демодулятор,
    30 вход которого подключен к выходу выходного усилителя, и·сумматор, один из входов которого подключен ко входу устройства, другой вход подключен к выходу демодулятора, а выход под35 ключей ко входу усилителя-инвертора.
SU782698908A 1978-11-10 1978-11-10 Аналоговое запоминающее устройство1 SU756485A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782698908A SU756485A1 (ru) 1978-11-10 1978-11-10 Аналоговое запоминающее устройство1

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782698908A SU756485A1 (ru) 1978-11-10 1978-11-10 Аналоговое запоминающее устройство1

Publications (1)

Publication Number Publication Date
SU756485A1 true SU756485A1 (ru) 1980-08-15

Family

ID=20799481

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782698908A SU756485A1 (ru) 1978-11-10 1978-11-10 Аналоговое запоминающее устройство1

Country Status (1)

Country Link
SU (1) SU756485A1 (ru)

Similar Documents

Publication Publication Date Title
US4543534A (en) Offset compensated switched capacitor circuits
US4764753A (en) Analog to digital converter
US4808942A (en) Continuous mode auto-zero offset amplifier or integrator
JPH0311038B2 (ru)
JPS61500144A (ja) スイツチト・キヤパシタ回路
US3696305A (en) High speed high accuracy sample and hold circuit
JPS61121608A (ja) 緩衝回路
US4209717A (en) Sample and hold circuit
SU756485A1 (ru) Аналоговое запоминающее устройство1
JPS6365172B2 (ru)
SU942154A1 (ru) Аналоговое запоминающее устройство
SE517684C2 (sv) Förfarande och anordning för att bearbeta samplade analoga signaler i en digital BiCMOS-process
SU849306A1 (ru) Аналоговое запоминающее устройство
SU1430989A1 (ru) Устройство выборки-хранени
SU938319A1 (ru) Аналоговое запоминающее устройство
JPS6215959B2 (ru)
SU855735A1 (ru) Аналоговое запоминающее устройство
SU951404A1 (ru) Аналоговое запоминающее устройство
SU1104585A1 (ru) Аналоговое запоминающее устройство
SU936031A1 (ru) Аналоговое запоминающее устройство
SU1088017A1 (ru) Интегратор
SU1474745A1 (ru) Устройство выборки-хранени
SU1014040A1 (ru) Аналоговое запоминающее устройство
SU881869A1 (ru) Аналоговое запоминающее устройство
SU1200344A1 (ru) Аналоговое запоминающее УСТРОЙСТВО