JPS61121608A - 緩衝回路 - Google Patents
緩衝回路Info
- Publication number
- JPS61121608A JPS61121608A JP60248154A JP24815485A JPS61121608A JP S61121608 A JPS61121608 A JP S61121608A JP 60248154 A JP60248154 A JP 60248154A JP 24815485 A JP24815485 A JP 24815485A JP S61121608 A JPS61121608 A JP S61121608A
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- output
- amplifier
- capacitance
- capacitances
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/24—Arrangements for measuring quantities of charge
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、容量性電荷を測定するための差動構成を有す
る緩衝回路に関する。
る緩衝回路に関する。
多くの電子装置において、通常、「緩衝器」と称される
低インピーダンス回路によって、容量性電荷を対応する
電圧信号に変換することが必要とされる。
低インピーダンス回路によって、容量性電荷を対応する
電圧信号に変換することが必要とされる。
前記動作を実行する「シグナルエンド」、すなわち非差
動的回路は周知であるが、それらは電源における妨害に
よって影響され、従うて、かなり不正確かつ不安定な出
力信号を与える傾向がある。
動的回路は周知であるが、それらは電源における妨害に
よって影響され、従うて、かなり不正確かつ不安定な出
力信号を与える傾向がある。
しかし、■動作と次の動作との間で零化すなわちリセッ
トを必要とする反転差動回路もまた周知である。これに
よって、前記回路の構成ならびに動作の両方を複雑にし
ている。
トを必要とする反転差動回路もまた周知である。これに
よって、前記回路の構成ならびに動作の両方を複雑にし
ている。
本発明の目的は、構造上および機能上から簡単に、あら
ゆる障害に妨げられることな（、容量性電荷を安定した
、正確な信号に変換することを可能にするような、差動
構成を有する緩衝回路を達成することである。
ゆる障害に妨げられることな（、容量性電荷を安定した
、正確な信号に変換することを可能にするような、差動
構成を有する緩衝回路を達成することである。
本発明によって、前記目的は、２つの入力、２つの出力
および出力と対応する入力との間に１組のフィードバッ
ク静電容量を有する演算増幅器を備え、さらに前記フィ
ードバック静電容量と同じ他の１＆Ｉｌの静電容量と、
それぞれの増幅器出力と分極電位の間あるいは前記増幅
器出力ともう一方の出力に対応する入力の間に前記他の
静電容量の各々を交互に接続する整流装置を有している
ことを特徴とする緩衝回路によって達成される。
および出力と対応する入力との間に１組のフィードバッ
ク静電容量を有する演算増幅器を備え、さらに前記フィ
ードバック静電容量と同じ他の１＆Ｉｌの静電容量と、
それぞれの増幅器出力と分極電位の間あるいは前記増幅
器出力ともう一方の出力に対応する入力の間に前記他の
静電容量の各々を交互に接続する整流装置を有している
ことを特徴とする緩衝回路によって達成される。
本発明による緩衝回路の実際的な実施例の１例が、その
回路図を示す添付の唯一の図面に明確に示されている。
回路図を示す添付の唯一の図面に明確に示されている。
図中、Ｂは緩衝回路を示し、２つの反転入力■１と■２
および２つの出力ＵｌとＵ２、ならびに出力Ｕ、とＵ２
をそれぞれの入力Ｉ、と■２に接続する（同一の）フィ
ードバック静電容ｉｔ ｃ ＋とＣｚを備えた演算増幅
器Ａを有している。
および２つの出力ＵｌとＵ２、ならびに出力Ｕ、とＵ２
をそれぞれの入力Ｉ、と■２に接続する（同一の）フィ
ードバック静電容ｉｔ ｃ ＋とＣｚを備えた演算増幅
器Ａを有している。
出力Ｕ１は入力分極電位ｖＰ！、例えばアース、あるい
は選択的に、入力Ｉ２に、整流子Ｓ２の状態の関数とし
ての静電容量Ｃ＃（ＣＩと同じ）を介して接続すること
ができるし、一方、出力Ｕ。
は選択的に、入力Ｉ２に、整流子Ｓ２の状態の関数とし
ての静電容量Ｃ＃（ＣＩと同じ）を介して接続すること
ができるし、一方、出力Ｕ。
は、（■、２と同値の）入力分極電位ＶＰＩあるいは入
力１．に、Ｓ２に同期したあるいはそれと統合的な整流
子Ｓ、の状態の関数としての静電容ＪＩｋＣ３（Ｃｔと
同じ）を介−して選択的に接続することができる。
力１．に、Ｓ２に同期したあるいはそれと統合的な整流
子Ｓ、の状態の関数としての静電容ＪＩｋＣ３（Ｃｔと
同じ）を介−して選択的に接続することができる。
それぞれ電位ＶｉとＶｉを有する入力と、電位Ｖ□−Ｖ
、、−Ｖ□−ｖｐｇを有する端子との間で電流の通過後
に、コンデンサＣｓと同じコンデンサＣ１に蓄積される
ような容量性電荷を測定するために緩衝回路を利用する
には、さらに２組のスイッチＳｓ、ＳａおよびＳ３．Ｓ
ｈが備えられ、かつ、Ｓ 、、 Ｓ ｚと同期される、
すなわちそれと統合される。
、、−Ｖ□−ｖｐｇを有する端子との間で電流の通過後
に、コンデンサＣｓと同じコンデンサＣ１に蓄積される
ような容量性電荷を測定するために緩衝回路を利用する
には、さらに２組のスイッチＳｓ、ＳａおよびＳ３．Ｓ
ｈが備えられ、かつ、Ｓ 、、 Ｓ ｚと同期される、
すなわちそれと統合される。
動作の第１段において、全スイッチＳｌ Ｓ６は、図
面の連続する列で示される位置にあり、従って、コンデ
ンサＣ６とＣ６は電圧Ｖｉと−Ｖｉでそれぞれ充電され
るが、一方、コンデンサＣ電とＣ２は、Ｃ１とＣ４と共
に、端子Ｕ１とＵｚで以前に形成された出力電圧Ｖｕと
−Ｖｕを不変に保持する。
面の連続する列で示される位置にあり、従って、コンデ
ンサＣ６とＣ６は電圧Ｖｉと−Ｖｉでそれぞれ充電され
るが、一方、コンデンサＣ電とＣ２は、Ｃ１とＣ４と共
に、端子Ｕ１とＵｚで以前に形成された出力電圧Ｖｕと
−Ｖｕを不変に保持する。
動作の第２段では、全スイッチＳ Ｉ−Ｓ ｈは、点線
で示される位置に移動し、従って電圧ｖｉと−Ｖｉで充
電されたコンデンサＣ３とＣｂは、緩衝回路Ｂに接続さ
れ、コンデンサＣ４とＣ１は蓄積されたものと反対の、
記号を有する同等の電荷を、コンデンサＣ２とＣ３に注
入する。その結果、電圧信号Ｖｕ、−Ｖｕは出力Ｕ１と
Ｕｔにおいて安定化され、コンデンサＣ２とＣ４の電荷
を表す、すなわち、それらはＶｉ、−Ｖｉ と同じにな
るのである。
で示される位置に移動し、従って電圧ｖｉと−Ｖｉで充
電されたコンデンサＣ３とＣｂは、緩衝回路Ｂに接続さ
れ、コンデンサＣ４とＣ１は蓄積されたものと反対の、
記号を有する同等の電荷を、コンデンサＣ２とＣ３に注
入する。その結果、電圧信号Ｖｕ、−Ｖｕは出力Ｕ１と
Ｕｔにおいて安定化され、コンデンサＣ２とＣ４の電荷
を表す、すなわち、それらはＶｉ、−Ｖｉ と同じにな
るのである。
出力信号の精度もまた、コンデンサＣ１と０４によって
保証されるが、該コンデンサは、コンデンサＣＩと０２
において蓄積されたものと反対の記号を有する同じ電荷
を注入することによってその影響、特にＣ３と０８の存
在および以前にそれらにより記憶された電圧に起因する
、Ｃ５とＣ１に比較した、電荷の分割現象を相殺するの
であり、そうでなければ、該影響は測定されているコン
デンサの電荷に対応しない出力信号を与える傾向があり
得るのである。この場合、コンデンサＣｓ、Ｃｂは、他
のいずれの比較静電容量もなしに演算増幅器Ａに接続さ
れているので、出力信号は不変かつ正確であり、以前の
演算条件によって影響され゛ていない。
保証されるが、該コンデンサは、コンデンサＣＩと０２
において蓄積されたものと反対の記号を有する同じ電荷
を注入することによってその影響、特にＣ３と０８の存
在および以前にそれらにより記憶された電圧に起因する
、Ｃ５とＣ１に比較した、電荷の分割現象を相殺するの
であり、そうでなければ、該影響は測定されているコン
デンサの電荷に対応しない出力信号を与える傾向があり
得るのである。この場合、コンデンサＣｓ、Ｃｂは、他
のいずれの比較静電容量もなしに演算増幅器Ａに接続さ
れているので、出力信号は不変かつ正確であり、以前の
演算条件によって影響され゛ていない。
Ｃ３と０４によって静電容量Ｃ５と０２を相殺すること
で、前述の第２段において、それぞれの発生装置Ｖｘと
一■×に接続された、１つ以上のコンデンサＣ７の正入
力■１および１つ以上のコンデンサＣ８の負入力■：へ
の接続を、ある係数Ｋ ＝ −Ｃ−Ｉ／ＣＩ（Ｃｔ −
Ｏｓ）によってこれらの信号を増幅することが所望され
る度に、可能としていることもまた注目されたい。
で、前述の第２段において、それぞれの発生装置Ｖｘと
一■×に接続された、１つ以上のコンデンサＣ７の正入
力■１および１つ以上のコンデンサＣ８の負入力■：へ
の接続を、ある係数Ｋ ＝ −Ｃ−Ｉ／ＣＩ（Ｃｔ −
Ｏｓ）によってこれらの信号を増幅することが所望され
る度に、可能としていることもまた注目されたい。
従って、この回路は、若干の信号のための緩衝器として
、かつ、その数に関係なく他の信号のための増幅器とし
て、同時に動作するのである。
、かつ、その数に関係なく他の信号のための増幅器とし
て、同時に動作するのである。
本図は本発明の実施例の回路図を示す。
Ａ・・・演算増幅器、Ｂ・・・緩衝回路、Ｉ＋、Ｉｔ・
・・反転入力、Ｕ＋、Ｕｚ・・・出力、Ｃ１，Ｃ！・・
・フィードバック静電容量。
・・反転入力、Ｕ＋、Ｕｚ・・・出力、Ｃ１，Ｃ！・・
・フィードバック静電容量。
Claims (1)
- 【特許請求の範囲】 １、２入力と、２出力と、これらの出力と対応する入力
との間の１組のフィードバック静電容量とを有する演算
増幅器を備えた、容量性電荷を測定するための差動構成
を有する緩衝回路であって、前記フィードバック静電容
量と同じ他の１組の静電容量と、増幅器のそれぞれの出
力と分極電位の間あるいは前記増幅器出力と他方の出力
に対応する入力との間で前記他の静電容量の各々を選択
的に接続する整流装置とを備えていることを特徴とする
緩衝回路。 ２、前記増幅器出力と他方の出力に対応する入力との間
で前記他の静電容量を接続するのと同時に、測定されて
いる静電容量を並列で前記フィードバック静電容量と接
続する前述の整流装置と同期した、別の整流装置を備え
ていることを特徴とする特許請求の範囲第１項記載の緩
衝回路。 ３、前記分極電位は増幅器入力分極電位に等しいことを
特徴とする特許請求の範囲第１項記載の緩衝回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT23531A/84 | 1984-11-12 | ||
| IT8423531A IT1213243B (it) | 1984-11-12 | 1984-11-12 | Circuito buffer a struttura differenziale per la misurazione di cariche capacitive. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61121608A true JPS61121608A (ja) | 1986-06-09 |
| JPH07114335B2 JPH07114335B2 (ja) | 1995-12-06 |
Family
ID=11207896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60248154A Expired - Fee Related JPH07114335B2 (ja) | 1984-11-12 | 1985-11-07 | 緩衝回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4609877A (ja) |
| JP (1) | JPH07114335B2 (ja) |
| DE (1) | DE3539214C2 (ja) |
| FR (1) | FR2573213B1 (ja) |
| GB (1) | GB2167195B (ja) |
| IT (1) | IT1213243B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1203893B (it) * | 1987-04-14 | 1989-02-23 | Sgs Microelettronica Spa | Circuito di amplificazione ad elevata precisione con piccolo ingombro e basso consumo di potenza per circuiti integrati. |
| JPH0738545B2 (ja) * | 1988-05-12 | 1995-04-26 | 株式会社村田製作所 | 電荷発生型検知素子の信号処理回路 |
| IT1227615B (it) * | 1988-12-22 | 1991-04-22 | Sgs Thomson Microelectronics | Filtro completamente differenziale a condensatori commutati utilizzante amplificatori operazionali cmos senza retroazione di modo comune |
| US5168461A (en) * | 1989-08-21 | 1992-12-01 | Industrial Technology Research Institute | Switched capacitor differentiators and switched capacitor differentiator-based filters |
| US5088011A (en) * | 1990-12-24 | 1992-02-11 | Gte Products Corporation | Headlamp capsule base with formed seal lug |
| US5914638A (en) * | 1997-06-06 | 1999-06-22 | Omnivision Technologies, Inc. | Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier |
| DE10031522B9 (de) * | 2000-06-28 | 2007-07-12 | Infineon Technologies Ag | Frequenzkompensierte Verstärkeranordnung und Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung |
| JP3621385B2 (ja) * | 2002-02-20 | 2005-02-16 | シャープ株式会社 | スイッチトキャパシタ増幅器、および、それを用いた電荷結合素子用アナログインターフェース回路 |
| DE10300011B4 (de) * | 2003-01-02 | 2004-09-16 | Infineon Technologies Ag | Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung |
| US7498822B2 (en) | 2004-08-16 | 2009-03-03 | Ying Lau Lee | Linear capacitance measurement and touchless switch |
| US7323886B2 (en) * | 2004-08-16 | 2008-01-29 | Ying Lau Lee | Linear capacitance measurement and touchless switch |
| DE102008059734A1 (de) | 2008-12-01 | 2010-06-02 | Micronas Gmbh | Verstärker und Verstärkerschaltung mit geschalteter Kapazität |
| US9385677B2 (en) * | 2014-08-29 | 2016-07-05 | Realtek Semiconductor Corp. | Method and apparatus for gain enhancement of differential amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4190805A (en) * | 1977-12-19 | 1980-02-26 | Intersil, Inc. | Commutating autozero amplifier |
| FR2434397A1 (fr) * | 1978-07-07 | 1980-03-21 | Commissariat Energie Atomique | Procede et dispositif de mesures successives de charges emmagasinees dans une pluralite de cellules de memorisation |
-
1984
- 1984-11-12 IT IT8423531A patent/IT1213243B/it active
-
1985
- 1985-11-01 GB GB08526958A patent/GB2167195B/en not_active Expired
- 1985-11-05 DE DE3539214A patent/DE3539214C2/de not_active Expired - Fee Related
- 1985-11-07 US US06/795,834 patent/US4609877A/en not_active Expired - Lifetime
- 1985-11-07 JP JP60248154A patent/JPH07114335B2/ja not_active Expired - Fee Related
- 1985-11-08 FR FR8516615A patent/FR2573213B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| IT8423531A0 (it) | 1984-11-12 |
| DE3539214C2 (de) | 1997-04-10 |
| JPH07114335B2 (ja) | 1995-12-06 |
| FR2573213A1 (fr) | 1986-05-16 |
| IT1213243B (it) | 1989-12-14 |
| GB8526958D0 (en) | 1985-12-04 |
| GB2167195B (en) | 1988-07-20 |
| GB2167195A (en) | 1986-05-21 |
| FR2573213B1 (fr) | 1987-03-20 |
| US4609877A (en) | 1986-09-02 |
| DE3539214A1 (de) | 1986-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JPS61121608A (ja) | 緩衝回路 | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| US4752741A (en) | Noise extraction circuit | |
| KR920005474A (ko) | 위상 시프트된 클럭 신호 발생 장치 | |
| US4209717A (en) | Sample and hold circuit | |
| CN205509991U (zh) | 放大电路及传感信号处理装置 | |
| US4903241A (en) | Read circuit having a limited-bandwidth amplifier for holding the output of a delay circuit | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| JPS59198361A (ja) | 信号入力装置 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPS59165571A (ja) | 直流再生回路 | |
| JPS62122315A (ja) | スイツチトキヤパシタ回路 | |
| JPS60198470A (ja) | 電圧比較器 | |
| JP3144154B2 (ja) | サンプルホールド回路 | |
| JP2679291B2 (ja) | センスアンプ回路 | |
| SU936031A1 (ru) | Аналоговое запоминающее устройство | |
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| JPS63177609A (ja) | 電圧比較器 | |
| SU756485A1 (ru) | Аналоговое запоминающее устройство1 | |
| SU938319A1 (ru) | Аналоговое запоминающее устройство | |
| JPH0575464A (ja) | Ａ／ｄ変換回路 | |
| SU942153A1 (ru) | Аналоговое запоминающее устройство | |
| RU2018136C1 (ru) | Измерительный преобразователь напряжения во временной интервал |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |