JPS63177609A - 電圧比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧比較器に係り、特に高精度で集積回路化に
好適な電圧比較器に関する。

〔従来の技術〕

本発明に関連する電圧比較器については、アイ・イー・
イー・イー、ジャーナル　オプ　ソリッドステート　サ
ーキッッ、ニス　シー１７．１２月（１９８２）第１０
８０頁から第１０８７頁（ＩＥＥＥＪ、Ｓ、Ｓ、Ｃ，Ｖ
ａｔ、　８Ｃ−１７，４６、ＤＥＣ，１９８２ｐｐ１０
８０〜１０８７）において論じられている。第２図に従
来の電圧比較器の構成を示す。本電圧比較器は入力電圧
ｖ１．ｖ２を差動増巾器１に切換入力するスイッチ８Ｗ
１．８Ｗ２ａ、８Ｗ２ｂと差動増巾器１と差動増巾器２
を交流結合するコンデンサ３．４と差動増巾器２の入出
力端を短絡するスイッチＳＷＡより成っている。

本電圧比較器は初めにスイッチＳＷＩ、５Ｗ２ａ。

ＳＷＡが閉じて差動増巾器の両入力端に入力電圧ｖ１が
印加され、差動増巾器２の入出力電圧は自己バイアスさ
れる。次いでスイッチＳＷ１．８Ｗ２ａが開く。この時
雑音が発生して差動増巾器１の入力端の電圧が変動する
。この変動はコンデンサ３゜４に吸収されて比較器のオ
フセット電圧とはならない。さらにスイッチ８ＷＡが開
き、スイッチＳＷ２　ｂが閉じて差動増巾器１の一方の
入力端に入力電圧ｖ２が印加される。スイッチＳＷ２　
ｂが開いて入力電圧ｖ２に対応する雑音が発生する。こ
の時の差動増１］器１の入力電圧差が増巾出力される。

〔発明が解決しようとする問題点〕

」１記従来技術には第３図に示すように差動増巾器１に
入出方間容量Ｃ１が存在するために大きなオフセット電
圧が発生するという問題がある。第３図において入力電
圧をＶ　１　＝Ｖ１　＝Ｖ２とする。

スイッチＳＷ１，５Ｗ２ａが開いた時、雑音電荷ｑ、、
ｑアが差動増巾器１の入力端に漏れ込む。

この時の入力端間の電圧差Δｖｌは となる。ここでＧは差動増巾器の利得である。

次いでスイッチ５Ｗ２ｂが閉じて再び端子ｙに入力な圧
Ｍｌが印加される。この時の差動増巾器の出力電圧は面
入力端にｖ、が印加された時とは異なっているため、同
じ入力電圧Ｖｌに対して端子ｙに蓄積される′電荷量が
異なる。このため、スイッチ５Ｗ２ｂがυ；〕いてスイ
ッチ８Ｗ２ａと同じ雑音電荷Ｑｙが漏れ込んでも再び同
じ電圧に回復しない。

これにより大きな入力オフセット電圧が発生する。

本発明の目的は差動増巾器の入出方間容量Ｃｆの影響を
除去してオフセット’を圧の低減を図ることである。

〔問題点を解決するための手段〕

上記目的は第４図に示すように差動増巾器１への入力電
圧ｖ１＋　　ｖ２の入力を増巾回路５．６を介して行な
うことにより、達成される。

〔作用〕

第４図に示す増巾回路５．６は差動増巾器１の出力端と
端子ｘ、ｙ間の容量結合を防止する。これによって、第
４図に示すように端子ｙにおいて、スイッチ５Ｗ２ａ、
５Ｗ２ｂが各々開く時に発生する雑音電荷が等しければ
スイッチが開いた後の端子電圧は等しくなる。このため
オフセット電圧の発生を抑えることができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。本発
明の電圧比較器は一つの入力電圧源Ｍｌに一端が接続さ
れているスイッチＳＷＩ　ａ　、　ＳＷＩ　ｂ　。

５Ｗ２ａとスイッチ５ＷＩａ　、５ＷＩｂの他端と増巾
回路５の入力端間に接続されているスイッチＳＷＩと入
力電圧源ｖ２に一端が接続されているスイッチ５Ｗ２ｂ
とスイッチ８Ｗ２　ａ　、　ＳＷ２　ｂの他端と増巾回
路６の入力端間に接続されているスイッチ８Ｗ２と増巾
回路５，６の出力を入力とする差動増巾器１と入出力間
を短絡するスイッチＳＷＡを持つ差動増巾器２と差動増
巾器１の出力と差動増巾器２の入力を交流結合するコン
デンサ３．４とより成っている。

本発明の電圧比較器の動作を第６図により説明する。先
ず初めにスイッチＳＷＩ　ａ　、　８Ｗ２　ａ、　ＳＷ
Ｉ　。

ＳＷ２．８ＷＡが閉じて入力電圧Ｖ！を増巾回路５．６
に印加し、差動増巾器２の入出力端を自己バイアスする
。次いでスイッチＳＷ１．ＳＷ２が開き雑音電荷が増巾
回路５．６の入力端に漏れ込む。

このため増巾回路５．６の入力電圧が変化する。

この変動はコンデンサ３．４に吸収される。次にスイッ
チＳＷＡが開きスイッチ５Ｗ２ｂ、ＳＷ２が閉じて、増
巾回路６に入力′電圧ｖ２が印加される。

さらにスイッチＳＷ２が開き雑音電荷が増巾回路６の入
力端に漏れ込む。このため増巾回路６の入力′電圧は変
化する。この結果、増巾回路５の入力電圧は入力電圧ｖ
１から変動した電圧に、増巾回路６の入力電圧は入力電
圧ｖ２から変動した電圧になり、この変動後の電圧差が
差動増巾器１，２により増巾出力される。

本実施例によれば入力電圧ｖ１＋　　ｖ２を増巾回路６
に印加する際スイッチ８Ｗ２を介して印加するため、ス
イッチ８Ｗ２が開いて発生する雑音電荷は等しくなる。

この結果さらにオフセット電圧を低減できる。

第７図は第６図に示す電圧比較器をＭＯＳトランジスタ
で構成した電圧比較器である。増巾回路としてソースフ
ォロワ回路７．８を用いている。

第４図も本発明の電圧比較器で入力部のスイッチの構成
が簡単化されている。第５図は第４図の電圧比較器をＭ
ＯＳトランジスタで構成した例である。

第８図は本発明の電圧比較器を直並列型Ａ／Ｄ変換器に
適用した例である。本Ａ／Ｄ変換器は基準電圧を分圧発
生する抵抗列１０と上位ピットを得るために本発明の電
圧比較器９より成る上位比較器群と下位ピットを得る下
位比較器群と上位比較器群の出力から上位ピットのデー
タを出力し下位比較器群への基準電圧を選択してスイッ
チ１４を閉じる信号を出力するエンコーダ回路１２と下
位比較器群の出力から下位ピットデータを出力するエン
コーダ回路１３とディジタルデータを出力する出力バッ
ファ１１より構成されている。

本Ａ／Ｄ変換器は初めに上位比較器群とエンコーダ１２
より上位ピットデータを得ると共に下位比較器群に入力
すべき基準電圧を選択する。下位比較器群は選択された
基準電圧と入力電圧を比較しエンコーダ１３に出力する
。エンコーダ１３は下位ピットデータを出力する。最後
に出力バッファ１１よりディジタルデータが出力される
。

〔発明の効果〕

本発明によれば、従来の電圧比較器より入力オフセット
電圧を低減できるため、高精度で集積回路化に適した電
圧比較器を提供できる。

【図面の簡単な説明】

第１図は本発明の電圧比較器とその動作を示す図、第２
図は従来の電圧比較器を示す図、第３図は従来の電圧比
較器の一部分とその動作と入力端の電圧変動を示した図
、第４図は本発明の電圧比較器とその動作を示す図、第
５図は本発明の電圧比較器をＭＯＳ）ランジスタで構成
した図、第６図は本発明の電圧比較器とその動作を示す
図、第７図は本発明の電圧比較器をＭＯＳ）ランジスタ
で構成した図、第８図は本発明の電圧比較器をＡ／Ｄ変
換器に適用した例を示す図である。 １．２・・・差動増巾器、３．４・・・コンデンサ、５
゜６・・・増巾回路％７．８・・・ソースフォロワ、９
・・・本発明の電圧比較器、１０・・・抵抗列、１１・
・・出力バツファ、１２．１３・・・エンコーダ、１４
・・・スイッチ。 集　１　団 Ｃα） （し） ｖｌ　２　団 （α） Ｗ２ｂ 素３己 （ｂ） （Ｃ） 第　　４　口 （αン ノ　ｉ←１層中３　　＋　フンテ゛ンサ　　ｑ　シー又
７ｒＤ）２　延勤１申Ｗ　　５　　ｚＶ！＋Ｏａｋ　　
’Ｂ　　ｙ−人ｙ、ｔａｒ７３　コンデンサ　　ｂ　τ
す中日外 ＜ｂ） 第　　５　　図 １　差動贈巾鯵　４　フンテ゛ン？ｙ　　７　シー又７
１ｏ７２　　　　・　　　　　５１響１昏　　８３　コ
〉テ゛ンザ　　　６．ｌ （し） 第　ｑ　図

Claims (1)

1. 【特許請求の範囲】 １、少なくとも１つの入力端にスイッチの一端が接続さ
   れている差動増巾回路と該差動増巾回路の出力をさらに
   増巾する手段より成る電圧比較器において、該差動増巾
   回路の入力端のそれぞれに増巾回路を設けたことを特徴
   とする電圧比較器。 ２、特許請求の範囲第１項記載の電圧比較器において該
   増巾回路をレベルシフト回路としたことを特徴とする電
   圧比較器。 ３、特許請求の範囲第１項記載の電圧比較器において該
   増巾回路をソースフォロワ回路としたことを特徴とする
   電圧比較器。