JPH07307628A - 可変利得増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】 電流を分流する差動トランジスタ対に表われ
る非線形性を補償した上で、差動トランジスタ部から発
生する雑音成分を低減し、周波数特性の劣化の無い、線
形な可変利得増幅回路を提供する。 【構成】 電流を分流する差動トランジスタ対を構成す
る４つのトランジスタのエミッタ端子および非線形補償
のための二つのトランジスタのエミッタ端子に一つずつ
計六つのダイオードもしくはダイオード列を挿入し、二
つの電圧差を電流に変換する回路を接続して可変利得増
幅回路を構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＣ化に適した可変利
得増幅回路に関するものである。

【０００２】

【従来の技術】一般に、差動対を用いる回路を構成する
トランジスタの特性は、揃っていることが必要である。
従来、回路をＩＣ化すると、このことは容易に実現でき
るため、差動対を用いる回路は、ＩＣ化することを前提
とした回路であるとされている。差動対を用いた可変利
得増幅回路として、図２に示す回路が、一般に知られて
いる。この回路は、「アナログ集積回路」（Ａ．Ｂ．Ｇ
ｒｅｂｅｎｅ（１９７２）．中沢他訳（１９７５）近代
科学社刊）の図７．５等にも、類似の回路が開示されて
いる。

【０００３】図２において、Ｖ_xの電圧差が、トランジ
スタＱ_x1、Ｑ_x2、抵抗Ｒ_xによって電流△ｉに変換さ
れ、また、Ｖ_yの電圧差が、同様に、トランジスタ
Ｑ_y1、Ｑ_y2、抵抗Ｒ_yによって電流△Ｉに変換される。
これらの変換は、Ｒ_x≫Ｖ_T／Ｉ_x、Ｒ_y≫Ｖ_T／Ｉ_yの場
合、線形の変換とみなすことができる。ここで、Ｖ_Tは
サーマルボルテージであって、Ｖ_T＝ｋ_B・Ｔ／ｑ
（ｋ_B：ボルツマン定数、Ｔ：絶対温度、ｑ：電気素
量）で表わされ、常温で約２６ｍＶの値となる。

【０００４】ところで、トランジスタＱ₅、Ｑ₆のベース
電流を無視すると、トランジスタＱ ₅のコレクタ電流は
Ｉ_x＋△ｉとなり、トランジスタＱ₆のコレクタ電流はＩ
_x−△ｉとなる。この△ｉのため、それぞれのベース・
エミッタ間電圧は異なる値となり、△ｖの差が生じる。

【０００５】この△ｖにより、トランジスタＱ_y1に流れ
る電流Ｉ_y＋△Ｉが、トランジスタＱ₁、Ｑ₂に流れる電
流Ｉ₁、Ｉ₂に分流され、同様に、トランジスタＱ_y2に流
れる電流Ｉ_y＋△Ｉが、トランジスタＱ₃、Ｑ₄に流れる
電流Ｉ₃、Ｉ₄に分流される。

【０００６】ここで、 Ｒ_x≫Ｖ_T／Ｉ_xおよび、Ｒ_y≫Ｖ
_T／Ｉ_yの時は、Ｖ_OUT（＋）、Ｖ_OUT（−）に表われる出
力信号振幅は、Ｖ_xとＶ_yの積に比例する。一般に、この
ような回路は、掛算回路として知られている。

【０００７】この回路において、Ｖ_y＝０の時、Ｖ_xが変
化してもＩ₁＝Ｉ₄、Ｉ₂＝Ｉ₃であり、また、Ｖ_x＝０の
時Ｖ_yが変化してもＩ₁＝Ｉ₂、Ｉ₃＝Ｉ₄であり、共にＶ
_OUT（＋）、Ｖ_OUT（−）の電圧は変化しない。このた
め、この回路では動作点が変化しないために、増幅回路
等の多段接続に有利であり、アナログＩＣの回路中に多
用されている。

【０００８】また、△ｖとＶ_OUT（＋）、Ｖ_OUT（−）と
の関係は非線形であるが、トランジスタＱ₅、Ｑ₆によっ
て、Ｖ_xとＶ_OUT（＋）、Ｖ_OUT（−）との関係を線形に
なるよう補償していることも、注目すべき点である。

【０００９】ここで、トランジスタＱ₁、Ｑ₂に着目する
と、トランジスタＱ₂に流れる電流Ｉ₂の、エミッタ電流
和Ｉ₁＋Ｉ₂に対する分流比は、Ｉ₀を飽和電流、ｖ₂をト
ランジスタＱ₂のベース・エミッタ間電圧として、電流
Ｉ₂が、Ｉ₀・ｅｘｐ（ｖ₂／Ｖ_T）で近似できるため、
（１）式のようになる。

【００１０】

【数１】

【００１１】また、トランジスタＱ₅、Ｑ₆に着目する
と、△ｖは（２）式のようになる。

【００１２】

【数２】

【００１３】ところで、△ｖは、ｖ₁−ｖ₂でもあること
から、（１）、（２）式より、次の（３）式が得られ
る。

【００１４】

【数３】

【００１５】このようにして、トランジスタＱ₅、Ｑ₆に
よって、（１）式に存在した非線形項が（３）式におい
て除去される。

【００１６】同様に、電流Ｉ₁、Ｉ₃、Ｉ₄の分流比につ
いて計算すると、（４）式に示されるように、出力電圧
差の、Ｖ_OUT（＋）−Ｖ_OUT（−）は、Ｖ_xとＶ_yの掛算で
表わされることになる。

【００１７】

【数４】

【００１８】

【発明が解決しようとする課題】上述した、従来の技術
においては、アナログＩＣとして使用するためには、望
ましくない欠点がある。その一つは、Ｓ／Ｎ比が悪いこ
とである。この理由は、出力に対する△ｖの利得が非常
に大きく、トランジスタのベース抵抗ｒ_bに起因してベ
ースに発生する雑音電圧、Ｖｎ²の平均が、その利得分
だけ増幅されてしまうからである。

【００１９】この雑音電圧、Ｖｎ²の平均を低減するに
は、ベース抵抗ｒ_bを小さくする必要がある。トランジ
スタの構造を変えてこの雑音電圧を低減するには、製造
プロセス上の制約から難しい面があるが、それでもトラ
ンジスタの平面構造において、エミッタ領域に対向して
設けられた、ベース電極部の対向長が長くなるようにす
れば、ベース抵抗を低減できる。あるいは、複数のトラ
ンジスタを並列に接続しても、同様な効果が期待でき
る。

【００２０】しかし、上記のようにトランジスタの平面
構造を変えたり、トランジスタを並列に接続すると、ト
ランジスタＱ₁、Ｑ₂、Ｑ₃、Ｑ₄におけるコレクタ容量や
基板容量等が増加し、周波数特性が悪化してしまう。

【００２１】一方、回路的に低減する方法としては、図
３に示したように、トランジスタＱ₁、Ｑ₂のエミッタ端
子に直列に、抵抗Ｒｅを付加する方法がある。図３は、
分流比の計算を説明するために図２の一部を抜き出して
示した図である。Ｉ₂の分流比は（１）式と同じになる
が、ｖ₁−ｖ₂は△ｖ＝ｖ₁'−ｖ₂'であるから、△ｖ−Ｒ
ｅ・（Ｉ₁−Ｉ₂）と等しくなる。分流比は、（１）式に
対し、上記関係式と（２）式を代入することによって、
次の（５）式のようになる。

【００２２】

【数５】

【００２３】この回路の動作上、（５）式のｅの指数部
の第２項は第１項に比べて無視できない。従って、
（４）式のように、出力電圧差を表わすことはできず、
この回路の入出力特性は非線形となって、歪みが発生
し、リニアリティが損なわれるものとなる。

【００２４】本発明の目的は、Ｓ／Ｎ比が良く、周波数
特性の劣化の無い、入出力特性の非線形補償が可能なた
めリニアリティを損なうことがない、ＩＣ化に適した可
変利得増幅回路を提供することにある。

【００２５】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、電流を分流する差動トランジスタ対を構
成する、四つのトランジスタのエミッタ端子、および非
線形補償のための２つのトランジスタのエミッタ端子
に、電流の向きに対して順方向となるように、それぞれ
一つずつ、ダイオードもしくはダイオード列を、直列に
挿入したものである。

【００２６】

【作用】その結果、出力に対する△ｖの利得を低下させ
て、トランジスタのベース抵抗ｒ_bに起因する雑音電圧
を低減することによって、Ｓ／Ｎ比を向上させ、△ｖと
出力の間の非線形性を補償することもでき、そのため、
歪みが無い、ＩＣ化に適した可変利得増幅回路が実現で
きる。

【００２７】

【実施例】以下、図を用いて、本発明の実施例を説明す
る。図１は、本発明の可変利得増幅回路を示した図であ
る。図１において、トランジスタＱ₁〜Ｑ₆およびトラン
ジスタＱ_x1、Ｑ_x2、Ｑ_y1、Ｑ_y2、は、図２と同様であ
り、説明を省略する。トランジスタＱ₁〜Ｑ₆の、それぞ
れのエミッタ端子には、ベース端子とコレクタ端子を接
続した、トランジスタＱ₁₁〜Ｑ₁₆が、それぞれ直に挿入
される。ここではダイオード接続になされて挿入された
トランジスタＱ₁₁〜Ｑ₁₆も、トランジスタＱ₁〜Ｑ₆のと
特性が揃っている必要がある。

【００２８】電圧差Ｖ_xは、トランジスタＱ_x1、Ｑ_x2、
抵抗Ｒ_xによって、△ｉに変換される。同様に、電圧差
Ｖ_yが、トランジスタＱ_y1、Ｑ_y2、抵抗Ｒ_yによって△Ｉ
に変換されるものである。トランジスタＱ₁、Ｑ₂は、電
流Ｉ_y＋△ＩをＩ₁とＩ₂に分流するものであり、Ｉ₂の分
流比は、上記の（１）式と同じになる。トランジスタＱ
₅とＱ₁₅は、特性が揃っているため、互いにベース・エ
ミッタ間電圧は等しくなり、ｖ₅'は次の（６）式のよう
になる。

【００２９】

【数６】

【００３０】同様にｖ₆'ついても（６）式と同様な式が
成立するので、△ｖは次の（７）式のようになる。

【００３１】

【数７】

【００３２】ところで、トランジスタＱ₁とＱ₁₁につい
ても、互いに特性が揃っているために、ベース・エミッ
タ間電圧は等しく、また、これと同じことが、トランジ
スタＱ₂とＱ₁₂についても言えるために、次の（８）式
が成り立つ。

【００３３】

【数８】

【００３４】（７）式と（８）式から、次の（９）式が
導かれる。

【００３５】

【数９】

【００３６】この（９）式は上記の（２）式と、形が同
じ式になっている。すなわち、電流Ｉ₂の分流比は、
（３）式と同じになると言える。このように、分流比の
非線形性が補償されたことになる。

【００３７】なお、ダイオードの挿入は、ダイオード及
びトランジスタのエミッタである、低インピーダンス部
においてなので、ダイオードに付随した容量がこの部分
に付加されても出力の周波数特性は変化しない。

【００３８】図４は、図１のトランジスタＱ₁、Ｑ₂から
なる差動トランジスタ対において、トランジスタＱ₁の
入力換算雑音電圧、Ｖｎ²の平均が、どのように出力に
現れるかを示すためのモデル図である。ここで、トラン
ジスタＱ₁とＱ₁₁の特性は揃っているため、それぞれの
トランジスタの等価抵抗ｒ_e1とｒ_e11は等しくなる。同
様にトランジスタＱ₂の等価抵抗ｒ_e2とトランジスタＱ
₁₂の等価抵抗ｒ_e12とが等しくなる。

【００３９】ここで、トランジスタＱ₁のコレクタ出力
に表われる雑音電圧は、次の（１０）式で示される。

【００４０】

【数１０】

【００４１】上述の、従来例として説明した図２の場合
は、トランジスタＱ₁₁とＱ₂₂が存在せず、上記（１０）
式において、ｒ_e11＝ｒ_e22＝０とした場合に当るため、
本発明により、ベース抵抗ｒ_bが寄与する雑音電圧に対
しての利得は１／２となり、Ｓ／Ｎ比が６ｄＢ改善され
ることになる。

【００４２】以上、トランジスタＱ₁〜Ｑ₆のエミッタ端
子に、特性の揃ったトランジスタによるダイオードを、
１つずつ付加した場合について説明したが、それぞれの
エミッタ端子に直列に、複数個のダイオードからなるダ
イオード列を挿入した場合も、上記と同様にして非線形
性の補償ができることは、言うまでもない。この場合も
それぞれのダイオードを構成するトランジスタは、差動
対で用いるトランジスタと特性が揃っている必要があ
る。

【００４３】ｎ個ずつダイオードを挿入した場合、雑音
に対する利得は、上記（１０）式から類推することによ
って、ダイオード列を挿入する前の、１／（ｎ＋１）倍
になることが明らかである。ただし、挿入するダイオー
ドを多くする場合は、このダイオード列にの両端に加わ
る電圧値が大きくなり、出力におけるダイナミックレン
ジが減少してしまうため、動作上問題のない個数とする
必要がある。

【００４４】

【発明の効果】以上説明したように、従来の回路では、
入出力特性の非線形性を補償可能な掛算回路を実現でき
るという利点があるが、出力雑音が大きいという欠点が
あった。さらに、この雑音を低減しようとして、差動ト
ランジスタ対の、各々のトランジスタにそれぞれ複数の
トランジスタを並列に接続したもので構成すると、コレ
クタ容量や基板容量が増加するため、出力における周波
数特性が劣化する。また、差動対を構成するトランジス
タのエミッタ端子に、抵抗を付加すると非線形性が表わ
れ、歪みが生じてしまう。

【００４５】それに対して、本発明によると、差動トラ
ンジスタ対のエミッタ端子および、非線形補償のための
２つのトランジスタのエミッタ端子に、それらとそれぞ
れ特性の揃ったトランジスタによってなる、ダイオード
をそれぞれ挿入したことにより、入出力特性の非線形性
を補償した上で、出力における雑音を低減し、さらに、
これらダイオードの挿入が、ダイオード及びトランジス
タのエミッタである、低インピーダンス部であることか
ら、出力の周波数特性の劣化の生じない、可変利得増幅
回路を実現することができる。

【図面の簡単な説明】

【図１】本発明の可変利得増幅回路の一実施例を示す回
路図である。

【図２】従来の可変利得増幅回路の例を示す回路図であ
る。

【図３】従来の可変利得増幅回路の分流比の計算を説明
するための図である。

【図４】雑音電圧の利得を説明するためのモデル図であ
る。

【符号の説明】

Ｑ₁、Ｑ₂、Ｑ₃、Ｑ₄ 利得可変用差動トランジスタ Ｑ₅、Ｑ₆ 非線形補償用トランジスタ Ｖ_x、Ｖ_y 差動入力電圧 Ｒ_L 負荷抵抗

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ２組の対をなす四つのトランジスタの
   内、どのトランジスタの三つの端子（コレクタ、ベー
   ス、エミッタ各端子）においても、互いに異なるトラン
   ジスタどうしの同じ種類の端子間が接続され、そのう
   ち、第１のベース接続の電圧を、第２のベース接続の電
   圧に対し相対的に上下させることによって、各々エミッ
   タ端子が接続されてなるトランジスタ対の、エミッタ電
   流の和に対する、各トランジスタのコレクタ電流の分流
   比を変化するようにした、差動トランジスタ対を形成
   し、２端子間の入力電圧の差を電流に変換する第１の回
   路ブロックを設け、該第１の回路ブロックにより、上記
   二つのエミッタ電流和の少なくとも一方は、上記変換さ
   れた電流分が増加または減少されるように、上記第１の
   回路ブロックと上記作動トランジスタ対を接続し、さら
   に、二つのトランジスタのベース、コレクタ端子をそれ
   ぞれ接続してアノードを共通にした二つのダイオード
   と、２端子間の入力電圧の差を電流に変換する第２の回
   路ブロックとを設け、上記二つのダイオードのエミッタ
   端子を、該第２のブロックに接続して、上記二つのダイ
   オードの内、一方のエミッタ電流が上記第２の回路ブロ
   ックで変換された電流分だけ増加し、他方のエミッタ電
   流が上記変換された電流分だけ減少するようにし、さら
   に、上記二つのダイオードの内、一方のダイオードのエ
   ミッタ端子と、上記第１のベース接続とを接続し、か
   つ、他方のダイオードのエミッタ端子と、上記第２のベ
   ース接続とを接続してなる可変利得増幅回路において、
   上記四つのトランジスタおよび上記二つのダイオード
   の、各エミッタ端子の直後には、トランジスタのベー
   ス、コレクタ端子を接続してなしたダイオードが、１個
   づつそれぞれ直列に、電流の向きに対して順方向となる
   向きに挿入されていることを特徴とする可変利得増幅回
   路。
2. 【請求項２】 請求項１記載の可変利得増幅回路におい
   て、上記四つのトランジスタおよび上記二つのダイオー
   ドの、各エミッタ端子の直後には、トランジスタのベー
   ス、コレクタ端子を接続したダイオードでもって、ｎ個
   づつ（ｎは２以上の整数）向きを同じにして直列に接続
   されてなる、六つのダイオード列が、それぞれ直列に、
   電流の向きに対して順方向となる向きに挿入されている
   ことを特徴とする可変利得増幅回路。