JPS5919297A - 電荷結合装置の出力回路 - Google Patents
電荷結合装置の出力回路Info
- Publication number
- JPS5919297A JPS5919297A JP57128644A JP12864482A JPS5919297A JP S5919297 A JPS5919297 A JP S5919297A JP 57128644 A JP57128644 A JP 57128644A JP 12864482 A JP12864482 A JP 12864482A JP S5919297 A JPS5919297 A JP S5919297A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- output
- voltage
- floating gate
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はコムフィルタ、遅延線、分割電極型トランス
バーサルフィルタ′等に用いられる電荷結合装置４（以
下ＣＣＤとする）の出力回路に関する。
バーサルフィルタ′等に用いられる電荷結合装置４（以
下ＣＣＤとする）の出力回路に関する。
ＣＣＤから出力信号４１り出す方法としては、従来フロ
ーティングゲートヲ用いた電荷検出法が一般的に用いら
れていた。第１図は、この様な従来のＣＣＤ出力回路の
一例を示すものであり、電荷検出に演算増幅器を用いた
ダブルスプリット４３、４Ｍのトランスバーサルフィル
タを示している。
ーティングゲートヲ用いた電荷検出法が一般的に用いら
れていた。第１図は、この様な従来のＣＣＤ出力回路の
一例を示すものであり、電荷検出に演算増幅器を用いた
ダブルスプリット４３、４Ｍのトランスバーサルフィル
タを示している。
この様に、出力回路に演算増幅器ＯＰ＋ 、 ＯＰｔ。
ＯＦ２、積分容器Ｃ（＋） 、 Ｃ（→、スイッチＳＷ
＋ 、 ５ＶＶｚを用いて出力信号を検出する場合の動
作について説明する。
＋ 、 ５ＶＶｚを用いて出力信号を検出する場合の動
作について説明する。
スイッチＳＷ＋ 、 ＳＷ２．が共にオン状態にあ−る
場合には、演算増幅器ＯＰ＋ 、 ＯＰｔの入出力が短
絡され、各々の演算増幅器ＯＰ Ｉ、 ＯＰｔはボルテ
ージフォロアとして働く。
場合には、演算増幅器ＯＰ＋ 、 ＯＰｔの入出力が短
絡され、各々の演算増幅器ＯＰ Ｉ、 ＯＰｔはボルテ
ージフォロアとして働く。
従って、演算増幅器ＯＲ、ＯＰｔの入力電圧Ｖｒ（＋）
とＶＩ（−）並びに出力電圧Ｖ献＋）とＶＯ（−）とは
、Ｖ ｒ （”） ＝ Ｖｏ （＋） −ＶＴＶ工（→
＝ Ｖｏ （−） −ＶＴ となり、フローティングゲートの電圧がＶＴにリセット
される。
とＶＩ（−）並びに出力電圧Ｖ献＋）とＶＯ（−）とは
、Ｖ ｒ （”） ＝ Ｖｏ （＋） −ＶＴＶ工（→
＝ Ｖｏ （−） −ＶＴ となり、フローティングゲートの電圧がＶＴにリセット
される。
咬たスイッチＳＷ１．Ｓｗ！が共にオフ状態の場合には
フローティングゲー）Ｆの蓄積領域に電荷が転送され、
この電荷量をＱとすれば、 ＶＯ（→＝ ＶＴ −Ｑ／Ｃ（＋） となる。ＶＯ（→も同様に、 ＶＯ（→＝ＶＴ−Ｑ／Ｃ（→ と７にる。尚、第１図に示したＳ 及びＳ−はそれぞれ
ポジティブ゛・センスライン・及びネガティブ゛・セン
スラインである。
フローティングゲー）Ｆの蓄積領域に電荷が転送され、
この電荷量をＱとすれば、 ＶＯ（→＝ ＶＴ −Ｑ／Ｃ（＋） となる。ＶＯ（→も同様に、 ＶＯ（→＝ＶＴ−Ｑ／Ｃ（→ と７にる。尚、第１図に示したＳ 及びＳ−はそれぞれ
ポジティブ゛・センスライン・及びネガティブ゛・セン
スラインである。
とのｌ＞（ｅ ＶＣして、ポジティブ・センスラインＳ
及びネガティブ・センスラインＳ−から演算増幅器ＯＰ
＋ ＋’ ＯＰｔ ｆ：介して電圧として検出されたそ
れぞれの出力重圧は演算増幅器ＯＰｓ Ｖｃより減算さ
れて出力′電圧ＶＯＵＴとなる。
及びネガティブ・センスラインＳ−から演算増幅器ＯＰ
＋ ＋’ ＯＰｔ ｆ：介して電圧として検出されたそ
れぞれの出力重圧は演算増幅器ＯＰｓ Ｖｃより減算さ
れて出力′電圧ＶＯＵＴとなる。
しかし、この様な演算増幅器を用いた従来の出力回路で
は、出力回路の出力直流′電圧はＣＣＤのフロティング
ゲートのリセット電圧と等しくなり、そのｊｊ（、圧を
変化させることができないという欠点があった。しかも
、演算増幅器の有する周波数帯域は１００ ＫＨ２が限
変であり、第１図に示す様な回路を用いた場合には、取
扱えろ１訂号帯域は数１０Ｋ）ｌｚ以下に／よってしま
う。
は、出力回路の出力直流′電圧はＣＣＤのフロティング
ゲートのリセット電圧と等しくなり、そのｊｊ（、圧を
変化させることができないという欠点があった。しかも
、演算増幅器の有する周波数帯域は１００ ＫＨ２が限
変であり、第１図に示す様な回路を用いた場合には、取
扱えろ１訂号帯域は数１０Ｋ）ｌｚ以下に／よってしま
う。
コムフィルタの様なビデオ信号処理用のＣＣＤフィルタ
を設計する場合について考えてみると、ビデオ信号帯域
はＯ〜４．２ ＭＨｚであるから、従来の演算増幅器を
使用したフローティング・ゲート′重荷検出方法による
出力回路を用いることはできない〜 〔発明の目的〕 この発明は、以上の従来技術の欠点を除去しようとして
成されたものであり、ビデオ信号の様な高周波帯域まで
も取扱うことができ、しかも出力回路の出力直流電圧（
（ＣＯＤフローティングゲートのリセット電圧と独立に
変化させることのできるＣＣＤの出力回路を提供するこ
とを目的とする。
を設計する場合について考えてみると、ビデオ信号帯域
はＯ〜４．２ ＭＨｚであるから、従来の演算増幅器を
使用したフローティング・ゲート′重荷検出方法による
出力回路を用いることはできない〜 〔発明の目的〕 この発明は、以上の従来技術の欠点を除去しようとして
成されたものであり、ビデオ信号の様な高周波帯域まで
も取扱うことができ、しかも出力回路の出力直流電圧（
（ＣＯＤフローティングゲートのリセット電圧と独立に
変化させることのできるＣＣＤの出力回路を提供するこ
とを目的とする。
この目的を達成するため、この発明によればフローティ
ングゲート電極下に蓄積された電荷量から出力信号を検
出する重荷結合装置の出力回路において、前記フローテ
ィングゲート電極と第１の電位レベル（ＶＧＧ）点とを
第１及び第２の容量を介して直列接続し、前記フローテ
ィングゲート電極と前記第１の容積との接続点（第１接
続点）と第２の４１位レベル（ｖｆ）点とをリセットク
ロックパルス（ψｎ）によって駆動する第１のｉｌｉ制
御スイッチを介して接続し、前記第１の容：ｄ、と第２
の容器との接続点（第２接続点）と第３の電位レベル（
Ｖｏ ）点とを前記リセットクロックパルス（ψＲ）に
よって、１％動する第２の制御スイッチを介して接続し
、前記第２の接続点から前記出力信号を検出するように
する。
ングゲート電極下に蓄積された電荷量から出力信号を検
出する重荷結合装置の出力回路において、前記フローテ
ィングゲート電極と第１の電位レベル（ＶＧＧ）点とを
第１及び第２の容量を介して直列接続し、前記フローテ
ィングゲート電極と前記第１の容積との接続点（第１接
続点）と第２の４１位レベル（ｖｆ）点とをリセットク
ロックパルス（ψｎ）によって駆動する第１のｉｌｉ制
御スイッチを介して接続し、前記第１の容：ｄ、と第２
の容器との接続点（第２接続点）と第３の電位レベル（
Ｖｏ ）点とを前記リセットクロックパルス（ψＲ）に
よって、１％動する第２の制御スイッチを介して接続し
、前記第２の接続点から前記出力信号を検出するように
する。
なお、ここでは説明を簡単にするため、第１及び第２め
制御スイッチのリセットクロックパルスを等しいものと
しているが、これには限定されず、フローティングゲー
ト電極下の電荷を次段に転送するモードの間に第１及び
第２の制御スイッチがオンするようなパルスでありさえ
すれば何ら差しつかえない。
制御スイッチのリセットクロックパルスを等しいものと
しているが、これには限定されず、フローティングゲー
ト電極下の電荷を次段に転送するモードの間に第１及び
第２の制御スイッチがオンするようなパルスでありさえ
すれば何ら差しつかえない。
以下、添付図面に従ってこの発明の詳細な説明する。
第２図はこの発明の実施例に係る構成図を示すものであ
る。この実施例によれば、Ｐ型シリコン基板１の載面近
傍に形成した。Ｎ−Ｊ鰻２と、部分圧メ２層３とから成
るＮチャンネルＣＣＤが形成されている。ゲートは、第
１のポリシリコンゲート４及び第２のポリシリコンゲー
ト５から成る２層シリコン構造となっている。この場合
、第２のポリシリコンゲー）５Ｆの空乏層は第１のポリ
ンＩＪ ｍｌンゲー）４Ｆの空乏層より浅く形成される
ｑ Ｑ＋〜ｑはＮチャンネルＭＯ８）ランテスタ、ｃｏ
、Ｃｃはそれぞれ容量、Ｒ＋、Ｒ２はそれぞれ抵抗、６
はサンプルホールド回路、ψ１．ψ２．ψ８はそれぞれ
クロックイ言号である。
る。この実施例によれば、Ｐ型シリコン基板１の載面近
傍に形成した。Ｎ−Ｊ鰻２と、部分圧メ２層３とから成
るＮチャンネルＣＣＤが形成されている。ゲートは、第
１のポリシリコンゲート４及び第２のポリシリコンゲー
ト５から成る２層シリコン構造となっている。この場合
、第２のポリシリコンゲー）５Ｆの空乏層は第１のポリ
ンＩＪ ｍｌンゲー）４Ｆの空乏層より浅く形成される
ｑ Ｑ＋〜ｑはＮチャンネルＭＯ８）ランテスタ、ｃｏ
、Ｃｃはそれぞれ容量、Ｒ＋、Ｒ２はそれぞれ抵抗、６
はサンプルホールド回路、ψ１．ψ２．ψ８はそれぞれ
クロックイ言号である。
第２図中で点線で四んで示した部分が、この発明に係る
出力回路である。出力回路の出力電圧Ｖ’ＦＯは、ＭＯ
Ｓ）ランジスタＱ３＋Ｑ４．サンプルホールド回路６、
及び抵抗Ｒ１，Ｒ２によるバッファ回路を介して、出力
信号として喉出さね、る。
出力回路である。出力回路の出力電圧Ｖ’ＦＯは、ＭＯ
Ｓ）ランジスタＱ３＋Ｑ４．サンプルホールド回路６、
及び抵抗Ｒ１，Ｒ２によるバッファ回路を介して、出力
信号として喉出さね、る。
次に、第２図乃至第４図を参照しつつ以上の実施例の動
作について説明する。第３図は、第２図に示したＣＣＤ
の電位井戸の分布図、第４図はクロック信号ψ１．ψ７
．ψ８のタイミング図であるー第４図において、時刻ｔ
””ｔ＋においてはトランジスタＱｌ、Ｑ２がオン状態
にあるため、出力回路の出力′準、圧ＶＦＸ）及びＶＦ
ＧばそれぞれＶＦｏ ＝ Ｖｏ 。
作について説明する。第３図は、第２図に示したＣＣＤ
の電位井戸の分布図、第４図はクロック信号ψ１．ψ７
．ψ８のタイミング図であるー第４図において、時刻ｔ
””ｔ＋においてはトランジスタＱｌ、Ｑ２がオン状態
にあるため、出力回路の出力′準、圧ＶＦＸ）及びＶＦ
ＧばそれぞれＶＦｏ ＝ Ｖｏ 。
ＶＦＧ二ＶＴとなる。このとき、フローティングゲート
７のＦの市ｖｉｌｒ Ｑｌｌ １は次段に転送されフ
ローテイングゲー）７Ｆには′電荷が存在しなくなる。
７のＦの市ｖｉｌｒ Ｑｌｌ １は次段に転送されフ
ローテイングゲー）７Ｆには′電荷が存在しなくなる。
尚、ここでＶＴはリセット電圧と呼ばれ電荷転送にとっ
て重要な電圧である。この電圧１直は、前段からの電荷
転送（ｔ ＝ ｔｚ）及び次段への転送（を−ｔ＋）全
スムーズに行うために、最適な値に設定されろ。Ｖｏは
出力直流電圧と呼ばれ、リセット電圧ｖＴと全く無関係
に決められる。
て重要な電圧である。この電圧１直は、前段からの電荷
転送（ｔ ＝ ｔｚ）及び次段への転送（を−ｔ＋）全
スムーズに行うために、最適な値に設定されろ。Ｖｏは
出力直流電圧と呼ばれ、リセット電圧ｖＴと全く無関係
に決められる。
時刻ｔ”ｔｚになると、トランジスタＱｌ、Ｑ２がオフ
状態となり、またフローテイングゲー）７Ｆに電荷Ｑｎ
が転送されてくる。この「電荷Ｑｎはゲートと基板間の
酸化膜容性Ｃ６Ｘ及び容量Ｃｃを介して容量Ｃｏの一端
に誘起される。従って、出力電圧和はＱｎ ／Ｃｏだけ
変化する。この結果、ＶＲ） ＝ Ｖｏ ＋ Ｑｎ ／
Ｃ。
状態となり、またフローテイングゲー）７Ｆに電荷Ｑｎ
が転送されてくる。この「電荷Ｑｎはゲートと基板間の
酸化膜容性Ｃ６Ｘ及び容量Ｃｃを介して容量Ｃｏの一端
に誘起される。従って、出力電圧和はＱｎ ／Ｃｏだけ
変化する。この結果、ＶＲ） ＝ Ｖｏ ＋ Ｑｎ ／
Ｃ。
となる。尚、この実施例の場合はＮチャネルＣＣＤであ
るから、Ｑｎ（Ｏである。−また、転送されて■ くる電荷の出力電圧に対する変換利得は−であり、Ｏ 容ｆｔ、 Ｃｏのみで決定される。
るから、Ｑｎ（Ｏである。−また、転送されて■ くる電荷の出力電圧に対する変換利得は−であり、Ｏ 容ｆｔ、 Ｃｏのみで決定される。
第５図（ａ） 、 （ｂ）は、それぞれ時刻ｔ ””
ｔ＋ 、 ｔｚ ｔｚにおける出力電圧ＶＦＤの変化の
状態を等制約に示した説明図である。この様に出力回路
の出力直流電圧Ｖｏとリセット電圧■とを全く独立に決
めることができ、しかも電荷・電圧変換利得（−）を独
Ｃ。
ｔ＋ 、 ｔｚ ｔｚにおける出力電圧ＶＦＤの変化の
状態を等制約に示した説明図である。この様に出力回路
の出力直流電圧Ｖｏとリセット電圧■とを全く独立に決
めることができ、しかも電荷・電圧変換利得（−）を独
Ｃ。
立に定めることができる。
第６図は、この発明の第２の実施例を示すものである。
これは、第２図に示した実施例において、電源ＶＧＧを
出力直流電圧Ｖｏと等しくした場合である。電源’ｂａ
は、特別定まった電圧を与える必要はたく、低インピー
ダンスで駆動すればよいため、出力直流電圧■。と共通
に接続して用いることかできる。
出力直流電圧Ｖｏと等しくした場合である。電源’ｂａ
は、特別定まった電圧を与える必要はたく、低インピー
ダンスで駆動すればよいため、出力直流電圧■。と共通
に接続して用いることかできる。
第７図は、この発明の第３の実施例を示すものであり、
単相駆動型ＣＣＤにこの発明を適用した場合を示してい
るーすなわち、第６図で示す実施例中のクロック信号ψ
、奢リセット電圧ＶＴで、クロック′１１．圧ψ、をク
ロック電圧ψ□で置換したものである。この場合の、ク
ロック信号ψ１．ψｉのタイミングを示すのが第８図で
ある。
単相駆動型ＣＣＤにこの発明を適用した場合を示してい
るーすなわち、第６図で示す実施例中のクロック信号ψ
、奢リセット電圧ＶＴで、クロック′１１．圧ψ、をク
ロック電圧ψ□で置換したものである。この場合の、ク
ロック信号ψ１．ψｉのタイミングを示すのが第８図で
ある。
第９図は、この発明の第４の実施例を示すものであり、
第７図の実施例におけるフローティングゲートのうち転
送用フローティングゲートのみを、リセット電１圧ＶＴ
に直接接続するよう構成している。
第７図の実施例におけるフローティングゲートのうち転
送用フローティングゲートのみを、リセット電１圧ＶＴ
に直接接続するよう構成している。
動作についても８ｇ ７図の場合と略同じである。
この発明は、以上の様に、フローティングゲートの雷１
位検出に際して、演算増幅器′ｆ使用することなく容量
を介して検出する様に構成−ｆることにより、出力回路
のを扱い１言号帯域を高周波１】１１域捷で拡大するこ
とができる。
位検出に際して、演算増幅器′ｆ使用することなく容量
を介して検出する様に構成−ｆることにより、出力回路
のを扱い１言号帯域を高周波１】１１域捷で拡大するこ
とができる。
゛また、この発明によれば、出力回路の出力直流電圧を
ＣＣＤフロティングゲート（ハリセット電圧と全く独立
に設定することができるブこめ、出力回路の出力信号処
理が極めて容易となる。
ＣＣＤフロティングゲート（ハリセット電圧と全く独立
に設定することができるブこめ、出力回路の出力信号処
理が極めて容易となる。
唄に、この発明によれば、電荷・電圧変換利得が、出力
直流電圧に依存せず容【４のみによって定−まる／ｊめ
、変動が少いという利点を有ゴーる。
直流電圧に依存せず容【４のみによって定−まる／ｊめ
、変動が少いという利点を有ゴーる。
第１図は従来のＣＣＤ出力回路を示した系統図、第２図
はこの発明の実施例の構成図、第３図は第２図の実施例
における′取位井戸分布図、第４図は第２図の実施例に
適用するクロック信号のタイムチャート、ｒＰ＋ ５図
は第２図の実施例における出力電圧の変化を説明するた
めの等価回路図、第６図及び第７図ｄ、それぞれこの発
明の第２及び第３の実施例の構成図、第８図は第７図の
実施例ｖｃ；４用するタイムチャート、第９図はこの発
明の第４の実施例の構成図である。 ７・・・フローティングゲート（蓄積用） 、 Ｃｃ・
・・客用 （第１の容量） 、 Ｃｏ・・・容量（第２
の容量）、■α）・・・電源（第１の電位レベル） 、
Ｖｏ・・・出力直流電圧（第３の電位レベル） 、Ｖ
Ｔ・・・リセット心、圧（第２の電位レベル）、Ｑｌ・
・・トランジスタ （第２の制御スイッチ）、Ｑ、・・
・トランジスタ （第１の制御スイッチ）、ψ８・・・
リセットクロックパルス、ψ、Ｉψ２・・・クロック信
号。
はこの発明の実施例の構成図、第３図は第２図の実施例
における′取位井戸分布図、第４図は第２図の実施例に
適用するクロック信号のタイムチャート、ｒＰ＋ ５図
は第２図の実施例における出力電圧の変化を説明するた
めの等価回路図、第６図及び第７図ｄ、それぞれこの発
明の第２及び第３の実施例の構成図、第８図は第７図の
実施例ｖｃ；４用するタイムチャート、第９図はこの発
明の第４の実施例の構成図である。 ７・・・フローティングゲート（蓄積用） 、 Ｃｃ・
・・客用 （第１の容量） 、 Ｃｏ・・・容量（第２
の容量）、■α）・・・電源（第１の電位レベル） 、
Ｖｏ・・・出力直流電圧（第３の電位レベル） 、Ｖ
Ｔ・・・リセット心、圧（第２の電位レベル）、Ｑｌ・
・・トランジスタ （第２の制御スイッチ）、Ｑ、・・
・トランジスタ （第１の制御スイッチ）、ψ８・・・
リセットクロックパルス、ψ、Ｉψ２・・・クロック信
号。
Claims (1)
- 【特許請求の範囲】 １、フローティングゲート電極下に蓄積された電荷沿か
ら出力信号を検出する電荷結合装置の出力回路において
、前記フローティングゲート電極と第１の電位レベル（
■一点とを第１及び第２の容量金介して直列接続し、前
記フローティングゲート電極と前記第１の容量との接続
点（第１接続点）と第２の電位レベル（Ｖｆ）点とを第
２のリセットクロックパルス（ψβＩ）によって、！＠
動する第１の制御スイッチ全弁して接続し、前記第１の
容量と第２の容量との接続点（第２接続点）と第３の電
位レベル（Ｖｏ）点と２第２のリセットクロックパルス
（ψＲ２）によって駆動する第２の制御スイッチを介し
て接続し、前記第２接続点から前記出力信号を検出する
ようにして成る電荷結合装置の出力回路。 ２、特許請求の範囲第１項記載の出力回路において、前
記第１の電位レベル（ＶＧＧ）点と前記第３の電位レベ
ル（Ｖｏ）点とを等しくして成る電荷結合装置の出力回
路− ３、特許請求の範囲第１項及び第２項記載の出力回路に
おいて、第１のリセットクロックパルスと第２のリセッ
トクロックパルスとを等シくシて成る電荷結合装置の出
力回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128644A JPS5919297A (ja) | 1982-07-23 | 1982-07-23 | 電荷結合装置の出力回路 |
| DE8383107162T DE3378095D1 (en) | 1982-07-23 | 1983-07-21 | Charge-coupled device output circuit |
| EP83107162A EP0099583B1 (en) | 1982-07-23 | 1983-07-21 | Charge-coupled device output circuit |
| US06/516,457 US4528684A (en) | 1982-07-23 | 1983-07-22 | Charge-coupled device output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128644A JPS5919297A (ja) | 1982-07-23 | 1982-07-23 | 電荷結合装置の出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919297A true JPS5919297A (ja) | 1984-01-31 |
| JPS6215960B2 JPS6215960B2 (ja) | 1987-04-09 |
Family
ID=14989910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57128644A Granted JPS5919297A (ja) | 1982-07-23 | 1982-07-23 | 電荷結合装置の出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4528684A (ja) |
| EP (1) | EP0099583B1 (ja) |
| JP (1) | JPS5919297A (ja) |
| DE (1) | DE3378095D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62212999A (ja) * | 1986-03-13 | 1987-09-18 | Sony Corp | 半導体装置 |
| JPS62230053A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電荷転送装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029189A (en) * | 1983-12-09 | 1991-07-02 | Sony Corporation | Input structure for charge coupled devices with controllable input bias |
| JPH0669049B2 (ja) * | 1984-08-20 | 1994-08-31 | 株式会社東芝 | Ｃｃｄ出力信号処理回路 |
| US5177772A (en) * | 1984-12-06 | 1993-01-05 | Sony Corporation | Charge coupled device with enhanced input structure |
| US4680489A (en) * | 1986-09-25 | 1987-07-14 | Rockwell International Corporation | Controllable piecewise linear gain circuit |
| JP2603252B2 (ja) * | 1987-04-30 | 1997-04-23 | キヤノン株式会社 | 撮像装置 |
| JP2672507B2 (ja) * | 1987-05-21 | 1997-11-05 | 株式会社東芝 | 電荷転送素子 |
| NL8701528A (nl) * | 1987-06-30 | 1989-01-16 | Philips Nv | Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting. |
| JPH084137B2 (ja) * | 1988-01-12 | 1996-01-17 | 日本電気株式会社 | 電荷転送装置の出力回路 |
| US5260592A (en) * | 1991-02-19 | 1993-11-09 | Synaptics, Incorporated | Integrating photosensor and imaging system having wide dynamic range with varactors |
| US5324958A (en) * | 1991-02-19 | 1994-06-28 | Synaptics, Incorporated | Integrating imaging systgem having wide dynamic range with sample/hold circuits |
| US5097305A (en) * | 1991-02-19 | 1992-03-17 | Synaptics Corporation | Integrating photosensor and imaging system having wide dynamic range |
| JP2963572B2 (ja) * | 1992-01-27 | 1999-10-18 | 沖電気工業株式会社 | 電荷結合素子 |
| US5349303A (en) * | 1993-07-02 | 1994-09-20 | Cirque Corporation | Electrical charge transfer apparatus |
| US5491354A (en) * | 1994-08-19 | 1996-02-13 | Texas Instruments Incorporated | Floating gate charge detection node |
| JP3150050B2 (ja) * | 1995-03-30 | 2001-03-26 | 日本電気株式会社 | 電荷結合装置およびその製造方法 |
| US5600696A (en) * | 1995-10-11 | 1997-02-04 | David Sarnoff Research Center, Inc. | Dual-gain floating diffusion output amplifier |
| US6730863B1 (en) | 1999-06-22 | 2004-05-04 | Cirque Corporation | Touchpad having increased noise rejection, decreased moisture sensitivity, and improved tracking |
| EP1341377B1 (en) * | 2002-02-27 | 2018-04-11 | Canon Kabushiki Kaisha | Signal processing device for image pickup apparatus |
| DE10335108B4 (de) * | 2003-07-31 | 2005-10-06 | Infineon Technologies Ag | Sigma-Delta-Modulator mit getakteter Verzögerungsleitung |
| DE102010049503B4 (de) * | 2010-10-27 | 2012-05-31 | Texas Instruments Deutschland Gmbh | Elektronische Schaltung mit einem Transistor mit potentialfreiem Gate und Verfahren zum vorübergehenden Deaktivieren eines Transistors mit potentialfreiem Gate |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4476568A (en) * | 1976-09-15 | 1984-10-09 | Hughes Aircraft Company | Charge coupled device subtractor |
| IL52589A (en) * | 1976-09-15 | 1979-09-30 | Hughes Aircraft Co | Charge coupled device subtractor |
| US4151429A (en) * | 1977-10-03 | 1979-04-24 | Northern Telecom Limited | Differential charge sensing circuit for MOS devices |
| JPS55145368A (en) * | 1979-04-27 | 1980-11-12 | Toshiba Corp | Charge transfer device |
| US4309624A (en) * | 1979-07-03 | 1982-01-05 | Texas Instruments Incorporated | Floating gate amplifier method of operation for noise minimization in charge coupled devices |
-
1982
- 1982-07-23 JP JP57128644A patent/JPS5919297A/ja active Granted
-
1983
- 1983-07-21 EP EP83107162A patent/EP0099583B1/en not_active Expired
- 1983-07-21 DE DE8383107162T patent/DE3378095D1/de not_active Expired
- 1983-07-22 US US06/516,457 patent/US4528684A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62212999A (ja) * | 1986-03-13 | 1987-09-18 | Sony Corp | 半導体装置 |
| JPS62230053A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電荷転送装置 |
| JPH0515064B2 (ja) * | 1986-03-31 | 1993-02-26 | Toshiba Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0099583A2 (en) | 1984-02-01 |
| EP0099583B1 (en) | 1988-09-21 |
| DE3378095D1 (en) | 1988-10-27 |
| EP0099583A3 (en) | 1986-01-22 |
| US4528684A (en) | 1985-07-09 |
| JPS6215960B2 (ja) | 1987-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5919297A (ja) | 電荷結合装置の出力回路 | |
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JP3351192B2 (ja) | 画像読取信号処理装置 | |
| FI98016C (fi) | Kanavatransistori-vertailupiiri | |
| US4683580A (en) | CCD output signal processing circuit for use in an image pick-up device | |
| US6518901B2 (en) | Boosted switch device for a sampler of an analog/digital converter, and operating method thereof | |
| JP2944302B2 (ja) | サンプリング回路 | |
| JPH04168876A (ja) | 積分器及び画像読取装置 | |
| JP2003163843A (ja) | 画像読取信号処理装置 | |
| US5033068A (en) | Charge transfer device | |
| JP2707471B2 (ja) | 集積回路用のサンプルホールド増幅器 | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| US4486672A (en) | Drive circuits for driving digital circuits with a clock signal | |
| JPS61157060A (ja) | イメ−ジセンサ | |
| JP3714688B2 (ja) | 制御フィードバック型電荷／電圧変換器 | |
| JP2003134303A (ja) | 画像読取信号処理装置 | |
| JPS59229973A (ja) | クランプ回路 | |
| JPS6337711A (ja) | アナログ演算回路 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JP2534717B2 (ja) | クランプ回路 | |
| JPS60136405A (ja) | ソ−スフオロワ回路 | |
| JPS63177609A (ja) | 電圧比較器 | |
| JPS6215958B2 (ja) | ||
| JPS58186215A (ja) | 高速コンパレ−タ回路 | |
| Sequin et al. | Sensing technique for self-contained charge-coupled split-electrode filters |