JPH04168876A

JPH04168876A - 積分器及び画像読取装置

Info

Publication number: JPH04168876A
Application number: JP2293675A
Authority: JP
Inventors: Chikao Ikeda; 周穂池田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1990-11-01
Filing date: 1990-11-01
Publication date: 1992-06-17
Anticipated expiration: 2009-10-05
Also published as: GB2250116B; DE4133601A1; US5168153A; GB9121460D0; JPH0679346B2; GB2250116A; DE4133601C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電流モードの出力を持つセンサ等の電流検出
器として使用するのに適した積分器及びこの積分器を用
いた画像読取装置に関する。

（従来の技術）従来、ファクシミリ等の原稿読み取りに使用される画像
読取装置は、例えばその簡易等価回路を第８図に示すよ
うに、光量に応じた定電流源８１と、これに並列に接続
されたフォトダイオード８２とから成る受光素子５１に
光が照射され、その光の照射光量に応じた電荷が放電さ
れ、フォトダイオード容量８２に生じる電圧をバッファ
８３で取り出し、これらをマルチブレクスすることで時
系列データとして画像信号としていた。

（発明が解決しようとする課題）上記構造の画像読取装置によると、受光素子５１からバ
ッファ８３への配線同士が容量結合し、正確な画像デー
タ得られないという問題点があった。

そこで、第５図に示すように、受光素子５１の一端を共
通線５３に接続し、この共通線５３に流れ込む電流を積
分器１で電圧に変換する方法を選んだ。この方法によれ
ば、容量カップリングの問題が小さいという利点がある
。

しかしながら、第９図に示した基本的な積分器２００に
よると、次のような問題点があった。すなわち、前記積
分器２００には、負帰還部に積分コンデンサ２０１をリ
セットするためのＣＭＯＳによるアナログスイッチ２０
２が設けられているが、このアナログスイッチ２０２か
らの駆動パルスの出力される電荷が市販されている通常
のもので１０ｐＣ程度の大きさになる。積分器２００に
接続されるセンサ１００を構成するフォトダイオードか
ら漏れ込む電荷量が一般的な使用条件のもとで１画素当
たりｏ、１ｐｃ以下であることを考えると、積分器２０
０からの出力は、その殆どがアナログスイッチ２０２か
らのノイズとなってしマウ。また、積分コンデンサ２０
１をリセットするためにアナログスイッチ２０２を閉じ
た状態では、演算増幅器２０３が発振し易く、そのため
演算増幅器２０３の応答速度を大幅に下げる必要があっ
た。

アナログスイッチ２０２からの漏れ込み電荷を減少させ
るためには、ＭＯＳの面積を減少させればよいが、その
一方ＯＮ抵抗が上昇するために積分コンデンサ２０１の
リセットに時間がかかり高速動作ができなくなるという
新たな問題が生じる。

また能動素子であるアナログスイッチ２０１を初段に入
れることは、スイッチ内で発生するノイズが増幅されて
出力されることも考えられる。

そこで上述した問題点を排除するため、第１０図に示す
ように、演算増幅器３０１とその負帰還部に抵抗３０２
を有する電流電圧変換回路３００を積分器２００の前段
に接続した回路が実用化されている。この回路によれば
、センサ１００からの微小電荷による入力端子（センサ
電流）を電流電圧変換回路３００により電圧に変換する
ので、原理的には電流電圧変換回路３００の出力インピ
ーダンスが低いことから、電流電圧変換回路３００と積
分器２００との間に接続された抵抗４００の値を変化さ
せることにより、後段の積分器２００にはセンサ１００
からの電流の何倍もの電流を流し込むことができる。そ
の結果、アナログスイッチ２０２のロジックからの漏れ
込み電荷を相対的に小さくすることが可能となる。

しかし、前段の電流電圧変換回路３００は抵抗３０２で
負帰還しているので、センサ出力容量１０１を含むセン
サ１００等の容量性素子を直接電流電圧変換回路３００
に接続すると、帰還される電圧の位相が遅れることによ
り発振が生じる。この現象を防ぐため、センサ１００と
電流電圧変換回路３００との間に抵抗５００を接続する
ことが必要となる。従って、読み取り速度は、センサ出
力容量１０１と抵抗５００とで形成されるＣＲのローパ
スフィルターで制限されるという問題点が生じる。

また、高速動作時の電流電圧変換回路３００の応答速度
は演算増幅器３０１のスルーレートにより制限され、演
算増幅器３０１の出力電圧は入力電流（センサ電流）に
追従しなくなるという問題点がある。

更に、第９図及び第１０図の回路に共通する問題点とし
て、アナログスイッチ２０１のＯＮ、ＯＦＦの速度が数
１０ｎ〜数１００ｎｓｅｃと遅いため、この期間が無駄
となり高速動作時に誤差となって表われてしまう。

本発明は上記実情に鑑みてなされたもので、高速読取速
度で微小電流を検出可能な積分器を提供することを目的
とする。

（課題を解決するための手段）上記従来例の問題点を解消するため請求項１の積分器は
、負帰還ループに積分コンデンサと帰還抵抗とを並列に
入れた不完全積分器と、該不完全積分器の出力側に接続
し、前記帰還抵抗によるリークを再生する補償回路とを
具備することを特徴としている。

請求項２の積分器は、請求項１の積分器の不完全積分器
が、積分コンデンサと帰還抵抗とを並列に接続した並列
回路を負帰還部に有する増幅器で構成されることを特徴
としている。

請求項３の積分器は、請求項１の積分器の不完全積分器
が、積分コンデンサを負帰還部に有する第１の増幅器と
、該第１の増幅器の出力を電圧増幅する第２の増幅器と
、該第２の増幅器の出力側と前記第１の増幅器の入力側
間に接続した帰還抵抗とで構成されることを特徴として
いる。

請求項４の積分器は、請求項１．請求項２若しくは請求
項３記載の積分器において、不完全積分器の出力側に二
つの補償回路を並列に接続し、前記補償回路を交互に動
作させることを特徴としている。

請求項５の積分器は、請求項１．請求項２．請求項３若
しくは請求項４記載の積分器の補償回路が、一端側を不
完全積分器の出力側に接続するとともに他端側を出力端
子としたコンデンサと、該コンデンサの他端側に接続さ
れ、前記不完全積分器の出力電圧に略比例する電流を出
力させる定電流源と、前記コンデンサの他端側に接続さ
れるリセットスイッチとで構成されることを特徴として
いる。

請求項６の画像読取装置は、電流モードの出力を持つセ
ンサに、請求項１記載の積分器を接続することを特徴と
している。

（作用）請求項１及び請求項２の積分器によれば、負帰還ループ
に積分コンデンサと帰還抵抗とを並列に入れることによ
り、高周波では積分器として動作し、低周波では電流電
圧変換器として動作する不完全積分器を構成し、補償回
路により前記帰還抵抗によるリーク分を補償することよ
り入力電流を積分した値を特徴する請求項３の積分器によれば、第１の増幅器を前段に設け
たので、第１の増幅器に入力される微小電荷を必要な電
圧まで増幅することができる。

また、第２の増幅器出力を第１の増幅器入力に帰還する
ことで、第１の増幅器のオフセットが増幅されることな
しに出力に現れる。

請求項４の積分器によれば、補償回路を交互に動作させ
ることにより読取速度の向上を図ることができる。

請求項５の積分器によれば、コンデンサの一端側は不完
全積分器の出力で駆動され、他端側は、ここに接続され
た定電流源により帰還抵抗によるリーク分が補償される
。また、積分終了後に、コンデンサの他端側に接続され
たリセットスイッチにより残留電荷を放電させる。

請求項６の画像読取装置によれば、電流モードの出力を
持つセンサに、請求項１記載の積分器を接続することに
より、センサから出力される微小電流からＳ／Ｎ比の高
い出力を得ることができ、しかも高速読取速度で検出す
ることができる。

（実施例）本発明の積分器の一実施例について図面を参照しながら
説明する。

実施例に係る積分器１は、不完全積分器２と補償回路３
とから構成されている。不完全積分器２は高周波では積
分器として、低周波では電流電圧増幅器として動作する
もので、演算増幅器２１と、その負帰還部に積分コンデ
ンサ２２と帰還抵抗２３とを並列に接続した並列回路と
から構成されている。演算増幅器２１は非反転入力と反
転入力を有し、非反転入力は接地されるとともに、反転
入力側にはセンサ１００等を接続するようになっている
。前記演算増幅器２１の入力にはＪＦＥＴを使用し、電
流性ノイズの発生を防止するように構成している。

補償回路３は、一端側をそれぞれ不完全積分器２の出力
側に接続したコンデンサ３１．３２と、前記コンデンサ
３１．３２の他端側と不完全積分器２の出力側との間に
接続した定電流源３３．３４と、前記コンデンサ３１．
３２の他端側に接続したリセットスイッチ３５．３６と
から構成され、コンデンサ３１．３２の他端側にはそれ
ぞれ出力端子Ｔ　ｏｕｔが形成されている。すなわち、
コンデンサ３１．定電流源３３．リセットスイッチ３５
で構成される補償回路と、コンデンサ３２．定電流源３
４．リセットスイッチ３６で構成される補償回路とが不
完全積分器２の出力側に並列に接続されている。

定電流源３３．３４の簡易等価回路は第２図に示すよう
になり、入力電圧Ｖ（不完全積分器２の出力電圧）に略
比例した電流１′を出力させるようになっている。具体
的には、例えば第３図に示すように、ＮＰＮタイプの２
個のトランジスタＴ４．Ｔ２と抵抗Ｒ′とで構成するこ
とにより、モノリシック化を容易にしている。前記定電
流源によると、トランジスタＴ、のエミッタ側と、トラ
ンジスタＴ２のコレクタ側とを接続し、トランジスタＴ
２　のベースを固定電位にするカスケード接続により、
高周波数特性を劣化させないようにしている。この構造
の定電流源によれば、トランジスタＴ１　のベース側に
印加される電圧を（Ｖ−＋Ｅ）とすれば、トランジスタ
Ｔ、のベース、コレクタ間の電圧は、前記電圧Ｅからオ
フセット電圧（約０，６Ｖ）を引いた値となり、トラン
ジスタＴ、のエミッタ、コレクタ間には、電圧（Ｅ−０
゜６Ｖ）を抵抗Ｒ′で徐した値の電流１’　　（略電圧
Ｅに比例する）が流れる。

次に上記構造の積分器における入力端子と出力電圧との
関係について第４図を参照して説明する。

図において、■はセンサ１００に流れるセンサ電流、■
は不完全積分器２の出力電圧、Ｃは積分コンデンサ２２
の値、Ｒは負帰還抵抗２３の値、Ｃ′は補償回路のコン
デンサ３１．３２の値、Ｖｏｕｔは補償回路３の出力電
圧をそれぞれ示している。

この回路において次式が成立する。

Ｖ−（１／Ｃ）Ｊ’　（Ｉ−Ｖ／Ｒ）ｄｔＶｏｕｔ　＝
　（１／Ｃ）　Ｊ’　Ｉｄｔ−（１／ＣＲ）　ｆ　Ｖｄ
ｔ＋　　（１／Ｃ’　　）Ｊ″Ｉ’ｄｔＩ’ｄｔ上式出力電圧Ｖｏｕｔと入力電流Ｉを積分した
値とが等しくなるためには、第２項と第３項の和が０に
なればよい。また、定電流源は、入力電圧Ｖに略比例し
た電流■′を出力させるので、定電流源の内部抵抗の値
をＲ′とすると、Ｖ／ＣＲ−１’　／Ｃ’　−Ｖ／Ｃ’
　Ｒ’となる。

従って、ＣＲ−Ｃ’　Ｒ’　と設定すれば、Ｖｏｕｔ　
＝　（１／Ｃ）　ｆ　Ｉｄｔとなり、出力電圧Ｖ　ｏｕ
ｔは入力電流■を積分した値となるので、完全な積分器
として動作させることができる。

前記構造の積分器１によれば、帰還抵抗２３によって積
分コンデンサ２２に充電された電荷を放電するので、従
来例の第８図に示したようなノイズの原因となるアナロ
グスイッチ２０２を必要としない。また、負帰還ループ
に積分コンデンサ２２が存在するため、センサ１００の
ような容量性素子を入力に接続しても位相遅れが生じず
、従来例の第９図に示したような発振防止のための抵抗
５００を必要としない。そのため、従来例のように読取
速度が前記抵抗５００とセンサ出力容量１０１とを乗じ
たＣＲにより制限されて遅くなるようなことがない。ま
た、高周波において積分するため、高いスルーレートを
必要としない。

補償回路３においては、コンデンサ３１．　３２の一端
は不完全積分器２の出力で駆動され、コンデンサ３１．
３２の他端はここに接続された定電流源３３．３４によ
って帰還抵抗２３によるリーク分が補償され、入力電流
■を積分した出力がここにあられれる。積分終了後は、
リセットスイッチ３５．３６によりコンデンサ３１．３
２の残留電荷はリセットされ、再び積分を開始する。こ
の積分およびリセットの動作は、２Ｊｊｌの補償回路で
交互に行われるため、補償回路３としては常に積分モー
ドに設定できるので無駄な時間がなく、原理的にはリセ
ットスイッチ３５．３６がコンデンサ３１．３２の他端
の電位をグランドにし、次にリセットスイッチ３５．３
６がＯＦＦとなるまでの時間で決まる周波数まで読取速
度を上昇させることができる。

また本実施例では、補償回路３を２組設けて交互に動作
させたが、読取速度の高速化が必要でない場合において
は、−組のコンデンサ、定電流源。

リセットスイッチから成る補償回路で構成することも可
能である。

前記積分器１の入力側には、例えばアモルファスシリコ
ン等の半導体層を二つの電極（例えば金属電極と透明電
極）で挟んだ薄膜構造のセンサ１００を接続することに
より画像読取装置を構成することができる。このセンサ
１００は、第５図の等価回路に示すように、フォトダイ
オードＦＤとブロッキングダイオードＢＤとが互いに逆
極性になるように直列に接続して一つの受光素子５１を
形成し、この受光素子５１を複数個ライン状に並べて一
次元センサアレイを形成するとともに、ブロッキングダ
イオードＢＤの一端をシフトレジスタ５２の各端子に接
続し、フォトダイオードＰＤの一端を共通電極５３に接
続し、この共通電極５３を前記積分器１（演算増幅器２
１）の反転入力側に接続している。

上記画像読取装置の動作について説明すると、先ずシフ
トレジスタ５２によって一次元センサアレイを構成する
受光素子５１のブロッキングダイオードＢＤ側に順次信
号が印加され、逆バイアスされたフォトダイオードＰＤ
に電荷が充電される。

そして、走査が一巡する間にフォトダイオードＰＤに光
が照射され、その光の照射光量に応じた電荷が放電され
る。そして、次に読み出しパルスをシフトレジスタ５２
によって順次印加し、各フォトダイオードＰＤに前記放
電量に応じた電荷が再充電され、再充電の際のセンサ電
流Ｉが共通電極５３を通して積分器１に流れ、この電流
を積分することにより各フォトダイオードＰＤからの画
像信号による電圧を時系列的に検出することが行われる
。

また、積分器１の入力容量（前記した演算増幅器２１の
入力に使用したＪＦＥＴの入力ゲート容量）を、センサ
１００のセンサ出力容量１０１に近い値に設定すれば、
ランダムノイズの発生を最小にすることができる。

第６図は不完全積分器の他の実施例を示すもので、第１
図の実施例の不完全積分器２は１つの演算増幅器２１か
ら構成されるので、センサ等の微小電荷を必要な電圧ま
でに増幅することが困難である点、また、積分コンデン
サ２２の容量が０６１ｐＦ程度と、ＩＣの内部容量や配
線容量より小さく設計が困難である点を考慮し、その改
良を図ったものである。

すなわち、第１図の実施例の前段で用いられる不完全積
分器２を、積分コンデンサ６２を負帰還部に有する完全
積分器６１と、この完全積分器６１の出力を電圧増幅す
る非反転増幅器６３と、この非反転増幅器６３の出力側
と前記完全積分器６１の入力側間に接続した帰還抵抗６
４とで構成している。また、抵抗６５．６６で分圧され
た出力電圧が非反転増幅器６３に入力されるように構成
している。帰還抵抗６４は、非反転増幅器６３の出力で
コンデンサ６２をリークさせるように動作する。この構
造によれば、非反転増幅器６３でインピーダンスが一旦
下がっているので、バイポーラが使用可能となる。この
ため完全積分器６１のＪＦＥＴを除き、アナログスイッ
チを含めて全てバイポーラで作製可能となり、モノリシ
ック化を容易とすることができる。

本実施例によると、例えば非反転増幅器６３のゲインを
１００倍とすると、第１図と同じ積分動作の場合におい
ても、積分コンデンサ６２の容量を０．１ｐＦｘｌＱＯ
の１０ｐＦとでき、また低周波においても電流電圧変換
でオフセットが増幅されることがない。

しかし、本実施例では帰還抵抗６４も第１図の帰還抵抗
２３の値の１００倍にしなければならず、入力にセンサ
を接続すると、そのセンサ出力容量１０１のために位相
遅れが生じ発振するという欠点がある。

第７図は不完全積分器の他の実施例を示すもので、第６
図の欠点を更に改良したもので、特にセンサ出力容量１
０１が大きいセンサを接続するのに適した構成である。

この不完全積分器は、非反転増幅器６３の出力側に抵抗
６７．６８を直列に接続し、抵抗６８の一旦を接地する
とともに、抵抗６７と抵抗６８の接続点に帰還抵抗６４
を接続するように構成されている。他の構成は第６図の
不完全積分器と同一である。

本実施例の構成によれば、例えば抵抗６７．６８の値を
９＝１に設定すれば、帰還抵抗６４にかかる電圧を出力
電圧の１／１０に分圧することができ、帰還抵抗６４の
値を第６図の１／１０に設定することができ、入力に容
量性素子（センサ）を接続しても位相遅れによる発振を
防止し、リンギングやオーバーシュートの発生を防ぐこ
とができる。

上述した各実施例の積分器によれば、負帰還ループに積
分コンデンサ２２．６２と帰還抵抗２３゜６４とを並列
に入れることにより、高周波では積分器として動作し、
低周波では電流電圧変換器として動作する不完全積分器
２を構成し、補償回路３により前記帰還抵抗２３．６４
によるリーク分を補償することより入力電流（センサ電
流）を積分した値を出力するようにしたので、微小電荷
信号を電圧に変換するに際してＳ／Ｎ比を高くすること
ができる。

また、この積分器の入力にセンサを接続して構成される
画像読取装置によれば、階調再現性の高い出力を得るこ
とができる。

上記実施例の画像読取装置においては、アモルファスシ
リコンを用いた薄膜構造のセンサで説明したが、例えば
フォトダイオードの電流をＭＯＳスイッチで切り換える
構造のＭＯＳイメージセンサ、フォトコンダクションを
利用したＣｄＳセンサ、ａ−８ｉセンサ等に上述した積
分器を応用すれば、クロストークやリニアリティ等で性
能の向上を図ることができる。

（発明の効果）本発明の積分器によれば、微小電荷信号を電圧に変換す
るに際してＳ／Ｎ比を高くすることができるので、微弱
電流検出器として使用することができる。

本発明の画像読取装置によれば、Ｓ／Ｎ比の高い積分器
を使用することにより、階調再現性の高い出力を得るこ
とができる。また、高速読取速度で検出することが可能
となる。

【図面の簡単な説明】

第１図は本発明の一実施例の積分器の等価回路図、第、
２図は第１図で使用される定電流源の等価回路図、第３
図は第２図の具体的な等価回路図、第４図は第１図の実
施例の積分器の簡易等価回路図、第５図は積分器を使用
した画像読取装置の等価回路図、第６図及び第７図は第
１図の積分器の不完全積分器の他の例を示す等価回路図
、第８図は従来の画像読取装置の簡易等価回路図、第９
図及び第１０図は従来の積分器の等価回路図である。１・・・・・・積分器２・・・・・・不完全積分器３・・・・・・補償回路２１・・・・・・演算増幅器２２．６２・・・・・・積分コンデンサ２３．６４・・
・・・・負帰還抵抗３１．３２・・・・・・コンデンサ３３．３４・・・・・・定電流源３５．３６・・・・・・リセットスイッチ５１・・・・
・・受光素子５２・・・・・・シフトレジスタ５３・・・・・・共通電極６１・・・・・・完全積分器６３・・・・・・非反転増幅器１００・・・・・・センサ１０１・・・・・・センサ出力容量第１図第２図　　　　　第３図第４図＼Ｒ３３，３４第５図第６因第７図

Claims

【特許請求の範囲】

（１）負帰還ループに積分コンデンサと帰還抵抗とを並
列に入れた不完全積分器と、該不完全積分器の出力側に接続し、前記帰還抵抗による
リークを再生する補償回路とを具備する積分器。
（２）不完全積分器は、積分コンデンサと帰還抵抗とを
並列に接続した並列回路を負帰還部に有する増幅器で構
成する請求項１記載の積分器。
（３）不完全積分器は、積分コンデンサを負帰還部に有
する第１の増幅器と、該第１の増幅器の出力を電圧増幅
する第２の増幅器と、該第２の増幅器の出力側と前記第
１の増幅器の入力側間に接続した帰還抵抗とで構成する
請求項１記載の積分器。
（４）不完全積分器の出力側に二つの補償回路を並列に
接続し、前記補償回路を交互に動作させる請求項１、請
求項２又は請求項３記載の積分器。
（５）補償回路は、一端側を不完全積分器の出力側に接
続するとともに他端側を出力端子としたコンデンサと、
該コンデンサの他端側に接続され、前記不完全積分器の
出力電圧に略比例する電流を出力させる定電流源と、前
記コンデンサの他端側に接続されるリセットスイッチと
で構成する請求項１、請求項２、請求項３若しくは請求
項４記載の積分器。
（６）電流モードの出力を持つセンサに、請求項１記載
の積分器を接続することを特徴とする画像読取装置。