JPS61142874A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPS61142874A JPS61142874A JP59273586A JP27358684A JPS61142874A JP S61142874 A JPS61142874 A JP S61142874A JP 59273586 A JP59273586 A JP 59273586A JP 27358684 A JP27358684 A JP 27358684A JP S61142874 A JPS61142874 A JP S61142874A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- source
- capacitor
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、固定・９タ一ン雑音減少回路を備えたソリッ
ドステート撮像装置に関する。
ドステート撮像装置に関する。
（従来技術）
第１図は１本発明の関するものと同じ一般型の。
従来技術による。撮像装置を示す図である。
この装置は、センナ配列１５を備え、該配列上には、ピ
クセル（ピクチャ要素）配列１２と、垂直および水平シ
フトレジスタ１１およびＩｓと、出力スイッチＦＥＴ１
９とが作られている。ピクセル配列１２は、互いに直角
に配置された、垂直線１８と、水平線２０を有している
。（垂直線１８は、図中で水平方向に延び、水平線２０
は垂直方向に延びているが、垂直＃１８は垂直方向にス
キャンされ、水平線２０は水平方向にスキャンされるの
で、これらは、垂直線および水平線と各々、適切に名づ
けられている。）光感知ピクセル１４は、垂直ＩＩＪ１
８と水平線２０との各交点に形成される。各ピクセルは
、図式的にはＦＥＴスイッチ１７と、光感（フォト）ダ
イオード１６とから構成される。
クセル（ピクチャ要素）配列１２と、垂直および水平シ
フトレジスタ１１およびＩｓと、出力スイッチＦＥＴ１
９とが作られている。ピクセル配列１２は、互いに直角
に配置された、垂直線１８と、水平線２０を有している
。（垂直線１８は、図中で水平方向に延び、水平線２０
は垂直方向に延びているが、垂直＃１８は垂直方向にス
キャンされ、水平線２０は水平方向にスキャンされるの
で、これらは、垂直線および水平線と各々、適切に名づ
けられている。）光感知ピクセル１４は、垂直ＩＩＪ１
８と水平線２０との各交点に形成される。各ピクセルは
、図式的にはＦＥＴスイッチ１７と、光感（フォト）ダ
イオード１６とから構成される。
水平Ｍ２０は、各出力スイッチＦＩＴ１９のソースに接
続され、ＦＩＣＴ１９のドレンは、共通に、線３７に接
続される。ＩＦ］ＩｉＴのゲートは水平シフトレジスタ
１３の各々の出力に接続される。線３７はビデオ出力端
子パッド２６に接続される。端子パッド２６は、チップ
１５の外部で演算増ＩＩ＠ｉ器４１の反転入力に結合さ
れ、この演算増幅器の非反転入力は基準電位ｖＲＰＶの
ソースに接続される。又は、ビデオ出力は基準電位と、
増幅器４１の反転入力へ印加された総計とで合計され得
る。帰還抵抗４２は、増巾器４１の出力と、反転入力と
の間に接続される。増ｒＦＡ器４１の出力は、固定パタ
ーン雑音積分回路４３にも引加される。
続され、ＦＩＣＴ１９のドレンは、共通に、線３７に接
続される。ＩＦ］ＩｉＴのゲートは水平シフトレジスタ
１３の各々の出力に接続される。線３７はビデオ出力端
子パッド２６に接続される。端子パッド２６は、チップ
１５の外部で演算増ＩＩ＠ｉ器４１の反転入力に結合さ
れ、この演算増幅器の非反転入力は基準電位ｖＲＰＶの
ソースに接続される。又は、ビデオ出力は基準電位と、
増幅器４１の反転入力へ印加された総計とで合計され得
る。帰還抵抗４２は、増巾器４１の出力と、反転入力と
の間に接続される。増ｒＦＡ器４１の出力は、固定パタ
ーン雑音積分回路４３にも引加される。
動作中は、水平シフトレジスタは、クロック信号中７□
と中Ｖ２とによって、線１８を順番に起動するように作
動させられる。このように各線１８が起動されることに
よって、該当する線に接続されたゲートを有するＦＩＴ
１７がオンにされ、信号の電荷が、各々の光感知ダイオ
ード１６から水平ｆｉ［２０へ転送される。この信号の
強さく振幅）は、検知された光の強度を示す。信号の電
荷が転送された後に、水平シフトレジスタ１６は、クロ
ック信号や８□と＋Ｈ２とによって、ＦＥｉＴ１９を順
番にオンにするように作動され、信号の電荷が水平線２
０から線３７に、一度に一本の線に対して、転送される
。更に、端子パッド２６を介して増幅器４１の反転入力
に転送される。
と中Ｖ２とによって、線１８を順番に起動するように作
動させられる。このように各線１８が起動されることに
よって、該当する線に接続されたゲートを有するＦＩＴ
１７がオンにされ、信号の電荷が、各々の光感知ダイオ
ード１６から水平ｆｉ［２０へ転送される。この信号の
強さく振幅）は、検知された光の強度を示す。信号の電
荷が転送された後に、水平シフトレジスタ１６は、クロ
ック信号や８□と＋Ｈ２とによって、ＦＥｉＴ１９を順
番にオンにするように作動され、信号の電荷が水平線２
０から線３７に、一度に一本の線に対して、転送される
。更に、端子パッド２６を介して増幅器４１の反転入力
に転送される。
第２Ａ図から第２７図の波形図に関して、上記装置の動
作を以下に説明する。第２Ａ図と第２Ｂ図は、水平シフ
トレジスタ１３の隣接する出力の２個のパルスを示す。
作を以下に説明する。第２Ａ図と第２Ｂ図は、水平シフ
トレジスタ１３の隣接する出力の２個のパルスを示す。
第２Ａ図と第２Ｂ図とのパルスに応答して、第２０図お
よび第２Ｄ図に電流信号で示される信号電荷が、対応す
る水平［２０から、各々のＩＦＩＴｌ ９を介して、出
力線３７へ転送される。しかし、第２ａ図および第２Ｄ
図のパルスは、出力線３７上にこの形では現出しない。
よび第２Ｄ図に電流信号で示される信号電荷が、対応す
る水平［２０から、各々のＩＦＩＴｌ ９を介して、出
力線３７へ転送される。しかし、第２ａ図および第２Ｄ
図のパルスは、出力線３７上にこの形では現出しない。
その代りに、各々の漂遊容１１３１〜６６が現われるの
で、出力＋１１３７上の電流信号は、実際には、切替過
渡現象と誘導雑音のために、第２Ｅ図に示すようになる
。事実、第２０図〜第２Ｄ図と第２Ｅ図とを比較すれば
直ちに判明すように、切替過渡現象および雑音成分は、
実際の信号威容よりもずっと大きな強度となる。実際の
信号成分は第２Ｅ図の波形では、ここに示した波形の点
線とその隣りの実線の部分の差によって示されるように
、波形上僅かに垂下する。第２１ｃ図の波形のピーク振
幅は、信号振幅（強度）に関する情報は殆んど含んでい
ない。更に、波形２Ｅのピークはパルスごとに変化し、
これによって、固定パターン雑音として知られたものに
なる。固定パターン雑音の問題は以下の資料により詳し
く検討されている。
で、出力＋１１３７上の電流信号は、実際には、切替過
渡現象と誘導雑音のために、第２Ｅ図に示すようになる
。事実、第２０図〜第２Ｄ図と第２Ｅ図とを比較すれば
直ちに判明すように、切替過渡現象および雑音成分は、
実際の信号威容よりもずっと大きな強度となる。実際の
信号成分は第２Ｅ図の波形では、ここに示した波形の点
線とその隣りの実線の部分の差によって示されるように
、波形上僅かに垂下する。第２１ｃ図の波形のピーク振
幅は、信号振幅（強度）に関する情報は殆んど含んでい
ない。更に、波形２Ｅのピークはパルスごとに変化し、
これによって、固定パターン雑音として知られたものに
なる。固定パターン雑音の問題は以下の資料により詳し
く検討されている。
Ｎａｂｅｙａｍａ ａｔ ａｔ、、”Ａｌｌ ５
ｏｌｉｄ−８ｔａｔｅ ０ｏｌｏｒ Ｏａｍｅ
ｒａ ｗｉｔｈＳｉｎｇｌｅ ０ｈｉｐ
ＭＯＳ 工ｗａｇｅｒ、 工Ｅ−ＩＣＩＣＴｒａ
ｎｓａｃｔｉｏｎｓ ｏｎ Ｏｏｎｓｕｍ −
ｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ、Ｖｏｌ、０Ｂ−２７
゜ＩＦｅｂｒｕａｒ７ １９８１＋ 工ｍａｄａ ｅｔ ａｌ、、 Ｎｏ１ｓｅ
ｏｆ ａｎＭＯ８−ｔｙｐｅ Ａｒｅａ
工ｗａｇｅｒ、 １９８２０ｏｎｆｅｒｅｎａｅ
ｏｎ ０ｕｓｔｏ ｍ 工ｎｔｅ−ｇｒａ
ｔｅｄ ０１ｒａｕｉｔｓ、Ｒｏｃｈｅｓ＋ｔｅｒ。
ｏｌｉｄ−８ｔａｔｅ ０ｏｌｏｒ Ｏａｍｅ
ｒａ ｗｉｔｈＳｉｎｇｌｅ ０ｈｉｐ
ＭＯＳ 工ｗａｇｅｒ、 工Ｅ−ＩＣＩＣＴｒａ
ｎｓａｃｔｉｏｎｓ ｏｎ Ｏｏｎｓｕｍ −
ｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ、Ｖｏｌ、０Ｂ−２７
゜ＩＦｅｂｒｕａｒ７ １９８１＋ 工ｍａｄａ ｅｔ ａｌ、、 Ｎｏ１ｓｅ
ｏｆ ａｎＭＯ８−ｔｙｐｅ Ａｒｅａ
工ｗａｇｅｒ、 １９８２０ｏｎｆｅｒｅｎａｅ
ｏｎ ０ｕｓｔｏ ｍ 工ｎｔｅ−ｇｒａ
ｔｅｄ ０１ｒａｕｉｔｓ、Ｒｏｃｈｅｓ＋ｔｅｒ。
Ｎ、 Ｙ、 ５
Ａｏｋｉ ｅｔ ａｌ、、 ”シェｎａｈ Ｆｏｒｍ
−ａｔ ＭＯＳ Ｓｉｎｇｌｅ ０ｈｉｐ
０ｏｌｏｒ工ｍａｇｅｒ、” 工１１ｊＫ１！
４ Ｔｒａｎｓａｃｔｉｏｎｓｏｎ Ｉ［ｆｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ、２９゜Ｎｏ、４
．Ａｐｒｉｌ １９８２＋ Ｈｏｄｇｅｓ ｅｔ ａｌ、、Ｐｏｔｅｎｔｉａｌ
ｏｆ ＭＯＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ
ｆｏｒＡｎａｌｏｇ 工ｎｔｅｇｒａｔｅｄ ０
１ｒｃｕｉｔｓ、”工ＸＥＨＪｏｕｒｎａｌ ｏｆ
５ｏｌｉｄ ５ｔａ−ｔｅ σｉ ｒ ａ
ｕ ｉ ｔ ＩＩ、 Ｙｏ １． Ｓσ−ｉ３．
、ｒｕｎｅｌ ９８１、ｐｐ、２８５−２９４゜ 第２Ｅ図の信号から信号成分を取り出し、固定パターン
雑音を除去するために、出力端子パッド２３からの信号
はバッファされ、増幅器４１で増幅される。この増幅器
は電流信号を電圧信号に変え、その結果は、固定パター
ン雑音積分器４６によって積分される。第２Ｆ図に示す
ように、積分器４３は、増幅された信号に関し、水平シ
フトレジスタ１３からのパルスの立上りで、時刻ｔｏに
おいて、積分を開始し、全ての切替過渡現象が停止した
あとに、時刻ｔｌにおいて、その積分を終了する。時刻
ｔ□と、それに続く時刻ｔ２の間で、積分Ｍ４５からの
出力が、以降の処理回路（図示せず）によって読取られ
、その後、積分器４３は次のパルスのための用意のため
、時刻ｔ２とｔ３との間で（ＲＫＳＩＣＴ信号によって
）リセットされる。
−ａｔ ＭＯＳ Ｓｉｎｇｌｅ ０ｈｉｐ
０ｏｌｏｒ工ｍａｇｅｒ、” 工１１ｊＫ１！
４ Ｔｒａｎｓａｃｔｉｏｎｓｏｎ Ｉ［ｆｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ、２９゜Ｎｏ、４
．Ａｐｒｉｌ １９８２＋ Ｈｏｄｇｅｓ ｅｔ ａｌ、、Ｐｏｔｅｎｔｉａｌ
ｏｆ ＭＯＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ
ｆｏｒＡｎａｌｏｇ 工ｎｔｅｇｒａｔｅｄ ０
１ｒｃｕｉｔｓ、”工ＸＥＨＪｏｕｒｎａｌ ｏｆ
５ｏｌｉｄ ５ｔａ−ｔｅ σｉ ｒ ａ
ｕ ｉ ｔ ＩＩ、 Ｙｏ １． Ｓσ−ｉ３．
、ｒｕｎｅｌ ９８１、ｐｐ、２８５−２９４゜ 第２Ｅ図の信号から信号成分を取り出し、固定パターン
雑音を除去するために、出力端子パッド２３からの信号
はバッファされ、増幅器４１で増幅される。この増幅器
は電流信号を電圧信号に変え、その結果は、固定パター
ン雑音積分器４６によって積分される。第２Ｆ図に示す
ように、積分器４３は、増幅された信号に関し、水平シ
フトレジスタ１３からのパルスの立上りで、時刻ｔｏに
おいて、積分を開始し、全ての切替過渡現象が停止した
あとに、時刻ｔｌにおいて、その積分を終了する。時刻
ｔ□と、それに続く時刻ｔ２の間で、積分Ｍ４５からの
出力が、以降の処理回路（図示せず）によって読取られ
、その後、積分器４３は次のパルスのための用意のため
、時刻ｔ２とｔ３との間で（ＲＫＳＩＣＴ信号によって
）リセットされる。
（発明が解決しようとする問題点）
第１図の配列では以下の困難が伴う。第１に、増幅器４
１は、正確な信号の積分を防げることのある信号の歪み
を避けるため、通常のビデオレートに対して、約４ＱＱ
ＭＨｚから、６００ＭＨ２の利得帯域１ｌＩｉｉｌ積を
有していなければならない。更に、帰還抵抗４２は、利
用可能な信号強度を作るために、１００ＫＡを超える抵
抗値が必要である。
１は、正確な信号の積分を防げることのある信号の歪み
を避けるため、通常のビデオレートに対して、約４ＱＱ
ＭＨｚから、６００ＭＨ２の利得帯域１ｌＩｉｉｌ積を
有していなければならない。更に、帰還抵抗４２は、利
用可能な信号強度を作るために、１００ＫＡを超える抵
抗値が必要である。
この高抵抗値によって、抵抗４２は、高周波数で、寄生
効果を受けやすくなる。更に、漂遊容量６６の強度は、
チップ内部容量よりも、何倍も大きくなり、ランダム雑
音が増加する。最後に、増幅器４１の利得帯域ψｂＩ積
が大きいので、この増幅器の構造は複雑となり、サイズ
も大きくなり、更に、漂遊容量６６の値も増加する。
効果を受けやすくなる。更に、漂遊容量６６の強度は、
チップ内部容量よりも、何倍も大きくなり、ランダム雑
音が増加する。最後に、増幅器４１の利得帯域ψｂＩ積
が大きいので、この増幅器の構造は複雑となり、サイズ
も大きくなり、更に、漂遊容量６６の値も増加する。
漂遊容量６６の大きさを減少させるために、増幅器４１
と、帰趨抵抗４２と、固定パターン雑廿積分器４６を、
センサ配列チップ１５上に移すことが可能である。しか
し、こうすると、他のｍＪｋが浮上してくる。特に、現
在のＭＯ８集積回路技術を用いて実現できる利得帯域幅
積は、約１０ＭＨｚから２０Ｍ）１ｍにすぎない。更に
、高抵抗値を有する帰還抵抗の製造、および、抵抗値を
十分に正嫡にすることは困難である。
と、帰趨抵抗４２と、固定パターン雑廿積分器４６を、
センサ配列チップ１５上に移すことが可能である。しか
し、こうすると、他のｍＪｋが浮上してくる。特に、現
在のＭＯ８集積回路技術を用いて実現できる利得帯域幅
積は、約１０ＭＨｚから２０Ｍ）１ｍにすぎない。更に
、高抵抗値を有する帰還抵抗の製造、および、抵抗値を
十分に正嫡にすることは困難である。
従って、本発明の目的は、上記の従来技術による特定な
欠点を除＜ ８４、装置を提供することである。
欠点を除＜ ８４、装置を提供することである。
（問題点を解決するための手段・作用）本発明の他の目
的および上記の目的は、光感知要素の配列と、それらの
光感知要素の出力を配列出力端子に順番に結合するため
の装置と、出力信号抽出回路であって、配列出力端子に
接結された入力と、増幅器の入力と出力とに直接に接続
されたリセット可能な帰還容量とを有する演算増幅器を
備えた前記出力信号抽出回路とを含んだ、壊氷、装置に
よって満足される。より明確には、出力信号抽出回路は
、基準電位ソースに結合された非反転入力と、配列出力
端子に結合された反転入力とを含んでいる。帰還コンデ
ンサは演算増幅器の出力と、反転入力との間に結合され
る。帰還コンデンサをリセットさせるためのＦＥＴ ト
ランジスタは、帰還コンデンサと並列に結合されたチャ
ネルと、リセット信号のソースに結合されたゲートを備
えている。第２コンデンサは、反転入力と、配列出力端
子上の信号の情報を担わない成分と同様な波形およびそ
れとは逆の極性を有する信号のソースとの間に結合され
る。上記の全ての構成要素は、単一の半導体チップ上に
製造されることが望ましい。更に、演算増幅器を出力ビ
ンおよび漂遊容量から絶縁するために、緩衝増幅器をチ
ップ上に設置してもよい、配列出力端子上の信号の情報
を担わない成分と同様な波形およびそれとは逆の極性を
有する信号のソースとしては、反転されたリセット信号
のソースを用いてもよい。もしくは反転されたリセット
信号と反転された並列結合装置によって使用されるクロ
ック信号のソースを入力として受信する抵抗加算回路を
用いてもよい。
的および上記の目的は、光感知要素の配列と、それらの
光感知要素の出力を配列出力端子に順番に結合するため
の装置と、出力信号抽出回路であって、配列出力端子に
接結された入力と、増幅器の入力と出力とに直接に接続
されたリセット可能な帰還容量とを有する演算増幅器を
備えた前記出力信号抽出回路とを含んだ、壊氷、装置に
よって満足される。より明確には、出力信号抽出回路は
、基準電位ソースに結合された非反転入力と、配列出力
端子に結合された反転入力とを含んでいる。帰還コンデ
ンサは演算増幅器の出力と、反転入力との間に結合され
る。帰還コンデンサをリセットさせるためのＦＥＴ ト
ランジスタは、帰還コンデンサと並列に結合されたチャ
ネルと、リセット信号のソースに結合されたゲートを備
えている。第２コンデンサは、反転入力と、配列出力端
子上の信号の情報を担わない成分と同様な波形およびそ
れとは逆の極性を有する信号のソースとの間に結合され
る。上記の全ての構成要素は、単一の半導体チップ上に
製造されることが望ましい。更に、演算増幅器を出力ビ
ンおよび漂遊容量から絶縁するために、緩衝増幅器をチ
ップ上に設置してもよい、配列出力端子上の信号の情報
を担わない成分と同様な波形およびそれとは逆の極性を
有する信号のソースとしては、反転されたリセット信号
のソースを用いてもよい。もしくは反転されたリセット
信号と反転された並列結合装置によって使用されるクロ
ック信号のソースを入力として受信する抵抗加算回路を
用いてもよい。
（実施例）
本発明に従えば、従来技術の＄４ 装置の上記の欠点
は、第１図の回路に使用された演算増幅器４１と、帰還
抵抗４２と、固定パターン雑音積分器４６とを用いて、
更に、第６図に示す出力信号抽出回路をセンサ配列チッ
プ上に加えることによって除去することが可能である。
は、第１図の回路に使用された演算増幅器４１と、帰還
抵抗４２と、固定パターン雑音積分器４６とを用いて、
更に、第６図に示す出力信号抽出回路をセンサ配列チッ
プ上に加えることによって除去することが可能である。
第６図において、演算増幅器５０の反転入力は、出力線
６７に接続される。？ｉ！算増算器幅器５０反転入力は
、基準電位Ｖ を受ける。帰還コンデンサ５２は、Ｉ
ＣＦ 増幅器５０の出力と反転入力の間に直接に接続される。
６７に接続される。？ｉ！算増算器幅器５０反転入力は
、基準電位Ｖ を受ける。帰還コンデンサ５２は、Ｉ
ＣＦ 増幅器５０の出力と反転入力の間に直接に接続される。
コンデンサ５０の容量値は０．３ ｐ ｆから１ｐｆの
範囲であることが望ましい。１ＦＫＴ５３は、コンデン
サ５２をシャントするチャネルを有している。ＩＰＫＴ
５３のゲートはＲＩＩｔＳＩＣ’ｌ’信号を受信する。
範囲であることが望ましい。１ＦＫＴ５３は、コンデン
サ５２をシャントするチャネルを有している。ＩＰＫＴ
５３のゲートはＲＩＩｔＳＩＣ’ｌ’信号を受信する。
ＦＥＴのソースとドレンとを接続することで形成される
第２コンデンサ５４は、増幅器５０の反転入力と、反転
されたＲＫ８１Ｔ信号（ＲＥＳＩＣＴ）のソースとの間
に接続される。しかし、場合によっては、コンデンサと
、反転されたリセット信号のソースは、特に雑音レベル
が十分に低い場合には、省略することができる。増幅器
５０の出力は、緩衝増幅器５１によってバッファされ、
次に、出力端子パッド２３に引加される。出力端子バッ
ド２６は、出力線４４を介して、外部処理回路に直接に
接続される。
第２コンデンサ５４は、増幅器５０の反転入力と、反転
されたＲＫ８１Ｔ信号（ＲＥＳＩＣＴ）のソースとの間
に接続される。しかし、場合によっては、コンデンサと
、反転されたリセット信号のソースは、特に雑音レベル
が十分に低い場合には、省略することができる。増幅器
５０の出力は、緩衝増幅器５１によってバッファされ、
次に、出力端子パッド２３に引加される。出力端子バッ
ド２６は、出力線４４を介して、外部処理回路に直接に
接続される。
動作中は、垂直シフトレジスタ１１によるピクセル配列
１２のスキャニングと、水平シフトレジスタ１３の動作
によるピクセル配列１２からの出力を出力ｆｉ１３７に
順番に結合する処理とは上記と同一の方法で実行される
。第６図の出力信号抽出回路へ、出力＃Ｊ３７上に、パ
ルスが与えられる都度、そのパルスは帰還コンデンサ５
２上で積分される。帰還コンデンサ５２は、各積分期間
の後にリセットされる。
１２のスキャニングと、水平シフトレジスタ１３の動作
によるピクセル配列１２からの出力を出力ｆｉ１３７に
順番に結合する処理とは上記と同一の方法で実行される
。第６図の出力信号抽出回路へ、出力＃Ｊ３７上に、パ
ルスが与えられる都度、そのパルスは帰還コンデンサ５
２上で積分される。帰還コンデンサ５２は、各積分期間
の後にリセットされる。
第２コンデンサの目的は、ｙｇ’ｒ５３のゲートとドレ
ンとの間の容量によって発生する切替過渡現象を正規に
補償することである。信号Ｒ１ＣＳＥＴを、増幅器５０
の反転入力に送ることによって、ＲＩＣ３ＥＴ信号の過
渡現象時に発生する切替過渡現象はほぼ打ち消される。
ンとの間の容量によって発生する切替過渡現象を正規に
補償することである。信号Ｒ１ＣＳＥＴを、増幅器５０
の反転入力に送ることによって、ＲＩＣ３ＥＴ信号の過
渡現象時に発生する切替過渡現象はほぼ打ち消される。
出力ｆｉ［３７上の切替過渡現象が、例えば、水平シフ
トレジスタ１６によって使用されるクロック信号φヨ、
とφＨ２とによって作られる過渡現象を含むときには、
第４図の配列を用いることが可能である。特に、望んで
いない切替過渡現象をひき起す信号が、抵抗６１〜６４
から構成される抵抗回路によって加算され、増＠器５０
の反転入力に容量的に結合されるためにコンデンサ５４
の一方の側に印加される。信号ＲＫＳＥＴ、φ 、およ
びＩ Ｗｉは第４図の実施例に示されているが、望んでいない
過渡成分の原因となる全ての信号が利用できる。当然こ
の回路の抵抗の値は、種々の過渡成 □分の相対的強度
に従って調整されるべきである。
トレジスタ１６によって使用されるクロック信号φヨ、
とφＨ２とによって作られる過渡現象を含むときには、
第４図の配列を用いることが可能である。特に、望んで
いない切替過渡現象をひき起す信号が、抵抗６１〜６４
から構成される抵抗回路によって加算され、増＠器５０
の反転入力に容量的に結合されるためにコンデンサ５４
の一方の側に印加される。信号ＲＫＳＥＴ、φ 、およ
びＩ Ｗｉは第４図の実施例に示されているが、望んでいない
過渡成分の原因となる全ての信号が利用できる。当然こ
の回路の抵抗の値は、種々の過渡成 □分の相対的強度
に従って調整されるべきである。
（発明の効果）
本発明は以下の利点を提供する。撤４シ、−装置の出力
端子上の漂遊容量が著しく減少する。次に、積分増幅器
は、積分機能が直接に実行されるので、さほど高い利得
帯域積を有する必要がない。従って、増幅器５０と５１
は、標準的な集積回路技術を用いて、直ちに実現できる
。これらの増幅器の利得帯域幅積は、次のリセットパル
スより以前に、セット処理が発生できる程度に高ければ
よい。更に、増幅器５０は、累積エラーを起すことなく
、信号を実際にクリップ、または、変形してもよい。
端子上の漂遊容量が著しく減少する。次に、積分増幅器
は、積分機能が直接に実行されるので、さほど高い利得
帯域積を有する必要がない。従って、増幅器５０と５１
は、標準的な集積回路技術を用いて、直ちに実現できる
。これらの増幅器の利得帯域幅積は、次のリセットパル
スより以前に、セット処理が発生できる程度に高ければ
よい。更に、増幅器５０は、累積エラーを起すことなく
、信号を実際にクリップ、または、変形してもよい。
増幅器５０には、アクティブな外部増幅器を接続する必
要がないので、積分用コンデンサは小さく、増幅器は簡
単な設計でよい。最後に、出力緩衝増幅器５１の利得帯
域幅積は、この増幅器が緩衝増幅器としてのみ働くので
、外部漂遊容量を駆動するときには、およそ５ＭＨｚか
らｉＱＭＨｚであればよい。つまり、増幅器５１は、実
際の信号利得を提供する必要はなく、その入力信号に正
確に従う能力さえ有していればよい。
要がないので、積分用コンデンサは小さく、増幅器は簡
単な設計でよい。最後に、出力緩衝増幅器５１の利得帯
域幅積は、この増幅器が緩衝増幅器としてのみ働くので
、外部漂遊容量を駆動するときには、およそ５ＭＨｚか
らｉＱＭＨｚであればよい。つまり、増幅器５１は、実
際の信号利得を提供する必要はなく、その入力信号に正
確に従う能力さえ有していればよい。
本発明の伍ましい実施例の説明は以上の通りである。望
ましい実施例を記述したが、これに対する多くの修正お
よび変更は、本発明の精神および範囲を離れることがな
いことは、当業者には明白であると信する。
ましい実施例を記述したが、これに対する多くの修正お
よび変更は、本発明の精神および範囲を離れることがな
いことは、当業者には明白であると信する。
第１図は、本発明に関する、同じ一般型の従来技術によ
る小鴻ζ装置を示す図である。 第２Ａ図から第２１Ｆ図は、第１図の回路の動作を説明
するために用いる波形図である。 第６図は、本発明による、改良された出力信号抽出回路
の概略図である。 第４図は、本発明の出力信号抽出回路の他の実施例を示
す概略図である。 図中符号 １１．１３−・シフトレジスタ（垂直、水平）１２・・
ピクセル配列 １４・・光感知ビクセル １５・・センサ配列チップ １６・・光感知（フォト）ダイオード １７．１９− ＦｍＴスイッチ ２３・・ビデオ出力端子パッド ３１〜３６・・漂遊容量 ３７・・出力線 ４１・・演算増幅器 ４２・・帰還抵抗 ４６・・固定パターン積分回路
る小鴻ζ装置を示す図である。 第２Ａ図から第２１Ｆ図は、第１図の回路の動作を説明
するために用いる波形図である。 第６図は、本発明による、改良された出力信号抽出回路
の概略図である。 第４図は、本発明の出力信号抽出回路の他の実施例を示
す概略図である。 図中符号 １１．１３−・シフトレジスタ（垂直、水平）１２・・
ピクセル配列 １４・・光感知ビクセル １５・・センサ配列チップ １６・・光感知（フォト）ダイオード １７．１９− ＦｍＴスイッチ ２３・・ビデオ出力端子パッド ３１〜３６・・漂遊容量 ３７・・出力線 ４１・・演算増幅器 ４２・・帰還抵抗 ４６・・固定パターン積分回路
Claims (1)
- 【特許請求の範囲】 １、撮像装置において： 光感知要素の配列と； 前記光感知要素の出力を配列出力端子に順番に結合する
ための装置と； 出力信号抽出回路であつて、前記配出力端子に結合され
た反転入力を有する演算増幅器と、前記演算増幅器の出
力と前記反転入力との間に結合された第１コンデンサと
前記コンデンサと並列に結合されたチャネルを有する電
介効果（ＦＥＴ）トランジスタと、リセット信号のソー
スに結合されたゲートとを備えた前記出力信号抽出回路
とを備えたことを特徴とする前記撮像装置。 ２、特許請求の範囲第１項において、更に、第２コンデ
ンサであつて、前記反転入力と、前記配列出力端子の情
報を担わない成分と同様な波形を有し、極性が逆である
信号のソースとの間に結合された前記第２コンデンサを
備えたことを特徴とする前記撮像装置。 ３、特許請求の範囲第１項において、前記増幅器の非反
転入力は基準電位端子に結合されることを特徴とする前
記撮像装置。 ４、特許請求の範囲第１項において、前記配列と、前記
順番に結合するための装置と、前記出力信号抽出回路と
は１個の半導体チップ上に形成されることを特徴とする
前記撮像装置。 ５、特許請求の範囲第１項において、更に、前記演算増
幅器の前記出力に結合された入力と、前記チップの端子
ピンに結合された出力とを有する前記チップ上に形成さ
れた緩衝増幅器を備えたことを特徴とする前記撮像装置
。 ６、特許請求の範囲第５項において、前記配列出力端子
上の前記信号の情報を担わない成分と同様な波形を有し
、極性が逆である前記信号の前記ソースは、反転された
前記リセット信号のソースを備えたことを特徴とする前
記撮像装置。 ７、特許請求の範囲第５項において、前記配列出力端子
上の前記信号の情報を担わない成分と同様な波形を有し
、極性が逆である前記信号の前記ソースは、前記反転さ
れたリセット信号と、反転された（信号を）順番に結合
するための前記装置によつて使用されるクロツキング信
号とを、入力として受信する抵抗加算回路を備えたこと
を特徴とする前記撮像装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US568319 | 1984-01-05 | ||
| US06/568,319 US4556910A (en) | 1984-01-05 | 1984-01-05 | Image sensing device having on-chip fixed-pattern noise reducing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61142874A true JPS61142874A (ja) | 1986-06-30 |
Family
ID=24270809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273586A Pending JPS61142874A (ja) | 1984-01-05 | 1984-12-27 | 撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4556910A (ja) |
| JP (1) | JPS61142874A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797561A (en) * | 1985-08-31 | 1989-01-10 | Kyocera Corporation | Reading apparatus with improved performance |
| US4843473A (en) * | 1988-03-21 | 1989-06-27 | Polaroid Corporation | Charge injection device with low noise readout |
| JP2575964B2 (ja) * | 1991-03-27 | 1997-01-29 | 株式会社東芝 | 固体撮像装置 |
| JP3413664B2 (ja) * | 1993-08-12 | 2003-06-03 | ソニー株式会社 | 電荷転送装置 |
| JP2891880B2 (ja) * | 1994-08-31 | 1999-05-17 | 日本電気株式会社 | 固体撮像装置 |
| JP3845449B2 (ja) | 1995-08-11 | 2006-11-15 | 株式会社東芝 | Ｍｏｓ型固体撮像装置 |
| JP3075203B2 (ja) * | 1997-01-28 | 2000-08-14 | 日本電気株式会社 | 固体撮像素子 |
| JP3911788B2 (ja) * | 1997-03-10 | 2007-05-09 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| US6538695B1 (en) | 1998-11-04 | 2003-03-25 | Ic Media Corporation | On-chip fixed-pattern noise calibration for CMOS image sensors |
| JP2005217771A (ja) * | 2004-01-29 | 2005-08-11 | Canon Inc | 撮像装置 |
| US7132638B2 (en) * | 2004-06-10 | 2006-11-07 | Fairchild Imaging | CCD imaging array with improved charge sensing circuit |
| JP2014230212A (ja) * | 2013-05-24 | 2014-12-08 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP2017135693A (ja) * | 2016-01-21 | 2017-08-03 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571178A (en) * | 1980-05-30 | 1982-01-06 | Mitsubishi Electric Corp | Annunciator for location of elevator |
| JPS5746577A (en) * | 1980-09-03 | 1982-03-17 | Hitachi Ltd | Signal processing circuit of solid-state image pickup device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4011442A (en) * | 1975-12-22 | 1977-03-08 | General Electric Company | Apparatus for sensing optical signals |
| JPS6033346B2 (ja) * | 1979-07-02 | 1985-08-02 | 株式会社日立製作所 | 固体撮像装置 |
-
1984
- 1984-01-05 US US06/568,319 patent/US4556910A/en not_active Expired - Lifetime
- 1984-12-27 JP JP59273586A patent/JPS61142874A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571178A (en) * | 1980-05-30 | 1982-01-06 | Mitsubishi Electric Corp | Annunciator for location of elevator |
| JPS5746577A (en) * | 1980-09-03 | 1982-03-17 | Hitachi Ltd | Signal processing circuit of solid-state image pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| US4556910A (en) | 1985-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4274113A (en) | Solid-state imaging device | |
| JPS61142874A (ja) | 撮像装置 | |
| US4301477A (en) | Solid-state imaging device | |
| JPS6033346B2 (ja) | 固体撮像装置 | |
| US6518607B2 (en) | Low feed through-high dynamic range charge detection using transistor punch through reset | |
| JPH04168876A (ja) | 積分器及び画像読取装置 | |
| US5276723A (en) | Floating diffusion type charge detection circuit for use in charge transfer device | |
| JP3069373B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH05235665A (ja) | 増幅回路 | |
| JPS61131907A (ja) | 高ダイナミツクレンジ電荷増幅器 | |
| JPS6337996B2 (ja) | ||
| US4941052A (en) | Image signal processor with noise elimination circuit | |
| US3902127A (en) | Electronic circuit and technique for extracting a video signal from an array of photodetectors | |
| US4412190A (en) | Apparatus for processing CCD output signals | |
| JPS605110B2 (ja) | 固体撮像装置 | |
| JPH08139851A (ja) | イメージセンサ | |
| JPH03198297A (ja) | Ｃｃｄ用フローテイング・デイフユージヨン・アンプ | |
| JPH05211180A (ja) | 電荷転送装置 | |
| JP2934537B2 (ja) | イメージセンサの出力回路 | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| EP0951142A2 (en) | Cmos imager column buffer gain compensation circuit | |
| JPH02246158A (ja) | 電荷転送素子の出力回路 | |
| JPH06101816B2 (ja) | 固体撮像装置 | |
| JPH0473673B2 (ja) | ||
| JPS60139060A (ja) | イメ−ジセンサ |