JPH0473673B2

JPH0473673B2 -

Info

Publication number: JPH0473673B2
Application number: JP59200021A
Authority: JP
Priority date: 1984-09-25
Filing date: 1984-09-25
Publication date: 1992-11-24
Also published as: JPS6178284A

Description

【発明の詳細な説明】産業上の利用分野本発明は、水平読み出し部に電荷結合素子を用
い、信号電荷検出部に漂遊拡散型電荷検出部、フ
ローテイングデイフイージヨンアンプ（Floating
Diffusion Amplifier）を用いた固体撮像装置に
関するものである。

従来例の構成とその問題点近年、新しい撮像デバイスとして固体撮像素子
の研究開発が活発に行われ、急速に実用化の域に
達しつつある。

固体撮像素子を用いたテレビカメラは従来の撮
像管方式のテレビカメラに比べて、長寿命、堅
牢、残像、焼き付き、安定性等多くの優れた特性
を有する。

固体撮像素子には二次元に配置された光電変換
素子からの信号電荷を転送して得るCCD型や垂
直、水平方向走査用シフトレジスタから出力され
る走査パルスにより光電変換素子の位置をアドレ
スして信号を読み出すMOS型等多くの方式があ
る。

その中でテレビカメラとしての固体撮像素子は
感度、疑似信号等の諸性能を考慮すると、垂直転
送、水平転送共にCCDを用いたインターライン
CCD型固体撮像素子（以後IL−CCDと略す）が
最も有利であると考えられる。

以下、IL−CCDの構成、動作を説明する。

第１図はIL−CCDの構成を示す図である。

第１図において、１は光電変換素子としてのフ
オトダイオード（以後PDと略す）、２は垂直転送
レジスタであり、その垂直転送レジスタ２は、垂
直転送ゲート３，４，５，６から構成されてい
る。７は信号読み出しゲートであり、PD１の信
号電荷を垂直転送ゲート３もしくは５へ読み出す
ためのものである。８は垂直転送パルスφ_V1〜φ_V4
の供給素子であり、９は信号読み出しパルスφ_F1，
φ_F2の供給端子である。１０は水平転送レジスタ
であり、この水平転送レジスタ１０は水平転送ゲ
ート１１，１２，１３，１４により構成されてい
る。１５は水平転送パルスφ_H1〜φ_H4の供給端子で
ある。１６は電荷検出部であり水平転送レジスタ
を転送されてきた信号電荷を信号電圧に変換す
る。この電荷検出部１６は通常漂遊拡散型電荷検
出部、フローテイングデイフイージヨンアンプ
（Floating Diffusion Amplifier、以後、FDAと
略す）で構成されている。１７は信号出力端子で
ある。

以上の如き構成のIL−CCDの動作を次に説明
する。

フオトダイオード１は被写体からの入射光を光
電変換し信号電荷を蓄積する。その信号電荷は信
号読み出しゲート７を会して垂直転送ゲート３も
しくは５へ読み込まれた後、垂直転送パルス供給
端子８より供給される垂直転送パルスにより、水
平転送レジスタ１０の方向へ順次転送され、１水
平ライン毎に水平転送レジスタに転送される。

ここで、第１フイールドにおいては、信号読み
出しパルス供給端子９のφ_F1に信号読み出しパル
スを供給し、垂直転送ゲート５に接続された水平
列PD１の信号電荷を読み出し、第２フイールド
では、信号読み出しパルス供給端子９のφ_F2に信
号読み出しパルスを供給し垂直転送ゲート３に接
続された水平列のPD１の信号電荷を読み出すこ
とにより２対１のインターレース走査を行なつて
いる。

水平転送レジスタ１０へ転送された信号電荷
は、水平転送パルス供給端子１５から供給される
水平転送パルスφ_H1〜φ_H4により電荷検出部１６へ
順次転送され、電荷検出部１６のフローテイング
デイフイージヨにより信号電荷は信号電圧に変換
され信号出力端子１７から点順次信号として得ら
れる。

このようにして得られた点順次信号を電気回路
により信号処理する事により映像信号得る。

前記の構成のIL−CCDは最も一般的な構成の
ものであり、PD１に蓄積された信号電荷を垂直
転送段へ読み込む機構、垂直転送段の動作メカニ
ズム、垂直転送段から水平転送段への信号電荷の
転送機構、水平転送段の動作機構、電荷検出部の
動作機構についてはすでに公知であるのでその説
明は省略するが、本発明は前記電荷検出部の動作
と密接な関係があるため水平転送段、電荷検出部
の動作について第２図、第３図を用いて簡単に説
明する。

第２図は第１図における水平転送段と電荷検出
部の構造を示す断面図であり、第１図と同一の機
能を有する部分には同一の番号を付していいる。

１８はｐ型基盤であり、その一部にはn⁺の拡
散層１９及び２０を設けている。ｐ型基盤１８上
に絶縁用酸化膜SiO₂２１を介してポリンリコン
から成る電極１１〜１４を形成し、その電極は
各々水平転送パルス供給端子１５のφ_H1〜φ_H2に接
続されており、更に電極２２，２３が形成されて
いる。電極２２は出力ゲートであり、直流電圧
V₁が印加されており、電極２３はリセツト電極
φ_Rであり、リセツトパルス供給端子２４に接続
されている。拡散層２０はリセツトドレインであ
り、直流電圧V₂が印加されている。拡散層１９
は直接的に直流電源に接続されていない漂遊拡散
（フローテイングデイフイージヨン）である。こ
の拡散層はFET２５のゲートに接続され、その
FET２５のドレインは直流電圧V₂が印加され、
ソースは抵抗２６に接続され、そのソースに出力
端子１７を接続している。１９，２０，２２〜２
６により電荷検出部１６のフローテイングデイフ
イージヨンアンプを形成している。

次に水平転送段と電荷検出部の動作を第３図を
用いて説明する。

第３図ａは第２図に示した水平転送段と電荷検
出部を更に単純化し、第３図ｂのt₁〜t₅の各時間
におけるポテンシヤルモデルを示したものであ
り、第３図ｂはφ_H1，φ_H2，φ_H3，φ_H4，φ_Rの号波形
図である。第３図ａのt₁では水平転送が行われる
寸前の状態、すなわち、垂直転送段から水平転送
段へ信号電荷が転送され直後の状態である。

まず時間t₁においては、φ_H1，φ_H2電圧が印加さ
れるとφ_H1，φ_H2電極下のポテンシヤルは高くな
り、垂直転送段から水平転送段へ転送された信号
電荷はφ_H1，φ_H2電極下に捕捉される。このときフ
ローテイングデイフイージヨン（以後FDと略す）
１９の電位は第３図ｂに示したφ_RパルスのＡパ
ルスがφ_R端子に印加された時の状態を維持する。
すなわち、φ_R端子にφ_RパルスＡが印加されると
FD１９の電位は略V₁となり、FD１９に電荷を
与えない限りV₁電位を維持する。ここでFD１９
に信号電荷が注入されない水平帰線期間中にも
φ_Rを印加するのは暗電流によりFD１９の電位が
変動するのを防止するためである。

次に第３図ａのt₂では、信号電荷が電荷検出部
の方向へCCDの１電極分だけ転送された状態を
示す。このときFD１９の電位はV₁を維持してい
る。

第３図ａのt₃では、信号電荷が電荷検出部の方
向へCCDの１電極分だけ転送され、φ_R端子にφ_R
パルスが印加されるため、FD１９の電位はV₁と
なる。

第３図ａのt₄では、信号電荷が電荷検出部の方
向へCCDの１電極分だけ転送されるため、信号
電荷の一部はφ_R4電極下に捕捉され残りはFD１９
へ転送され、FD１９の電位は下がる。

第３図ａのt₅では、信号電荷を電荷検出部の方
向に更にCCDの１電極分だけ転送されるためφ_H4
電極下に捕捉されていた信号電荷も全てFD１９
へ転送されるため、FD１９の電位は更に下がり、
V_Pの電位となる。このFD１９の電位V_Pはφ_R端子
にφ_Rパルスが印加されるまで保持される。

上記の如き動作原理の水平転送段、電荷検出部
におけるφ_Rパルスと出力信号の関係を第４図に
示す。

第４図において、φ_Rは第３図に示したφ_Rと同
一であり、出力信号を示す図において実際で示し
た波形は、PDよりの信号電荷が零の状態の出力
信号波形であり、破線で示した波形はPDからの
信号電荷が存在する時の信号波形である。

またV_Rは、φ_Rパルスがφ_Rゲート２３とFD１９
の浮遊容量を通じてFET２５のゲートに現われ
るものである。

ところで、PDよりの信号電荷を検出検出部に
より電荷−電圧変換して信号電圧として取り出す
ためには、前述のようにPD１個分の信号電荷を
検出する度にFDの電位をV₁にリセツトしなけれ
ばならないが、FDをリセツトする際、電荷検出
部の内部雑音等の雑音が発生し、雑音によりFD
のリセツト電位が変動する。（以下この雑音をリ
セツト雑音と称す）このリセツト雑音はFDが次
にリセツトされるまでFDから成る容量に保持さ
れる、即ちリセツト雑音はサンプルホールドされ
た形となつて出力される。

このため、第４図に示したＢ、Ｃの期間、即ち
リセツト期間、信号出力期間共に前記のリセツト
雑音により変動する。したがつて、この出力信号
を単に信号処理して映像信号とした場合には前記
リセツト雑音の混入した信号となつてしまう。

前記リセツト雑音は、その電力が周波数に反比
例する１／雑音である。電荷検出部における
１／雑音の周波数は出力信号周波数の1/10であ
るため、出力信号の数ビツト期間にわたつて１／
雑音の変動は少なく、ほぼ一定と見なされる。

１／雑音は、テレビ画面上では、水平の帯状
となつてランダムに現われるので画質を著るしく
損ねる。

前述の１／雑音の特徴に着目してリセツト雑
音を除去する従来例を第５図、第６図を用いて説
明する。

第５図は相関２重サンプリング法（以後CDS
と略す）と称される１／の雑音除去のブロツク
図である。

この相関２重サンプリング法の動作原理は、電
荷転送デバイス；近代科学社武石喜幸、香山普監
訳P49〜P50、P111〜P112及び1984年TV学会全
国大会予稿集P59〜P60にその詳細な説明がなさ
れているため、ここでは簡単に説明をする。

第６図ａはFDAを用いたIL−CCDの出力波形
の模式的な図である。実際の出力波形では各部の
エツジはもつとゆるやかな傾斜を有している。t_r
はリセツト期間、t_wはFDAの基準電圧期間、t_sは
信号期間である。前述の１／雑音はFDAのφ_R
によるリセツトスイツチ（第２図２３）の熱雑音
によるKTC雑音である。ここでＫはボルツマン
定数、Ｔは温度、Ｃはフローテイングデイフイー
ジヨンの容量である。このKTC雑音は、基準電
圧の変動分V_Nとなつて現われる。したがつてこ
の雑音を除去するには信号電圧V_Sから雑音成分
V_Nを減算すればよいことがわかる。

第６図ｂはFDAに供給するリセツトパルス波
形、第６図ｃはCDS回路のクランプ回路の供給
するクランプパルス、第６図ｄはCDS回路のサ
ンプルホールド回路に供給するサンプリングパル
スである。

第５図に示したCDS回路に第６図ｃ，ｄに示
したパルスを供給すれば、クランプ回路の出力端
ｅでは、基準電圧の変動分は抑制された信号第６
図ｅを得ることができる。この基準電圧の変動の
抑制された信号をサンプルホールド回路に供給し
てサンプルホールドされた信号を得ている。

ところが実際には、前記の文献でも説明されて
いるように、１／雑音が完全に除去されるには
到つていない。その主な理由は、クランプ回路の
スツチが理想スイツチでない、クランプコンデン
サに漏れ電流が存在する。クランプされた信号の
受信側インピーダンスが無限大でない、更に固体
撮像素子出力信号に含まれる高周波成分の折り返
し雑音が存在するためである。

更に、クランプパルスの位相、及びパルス巾に
は高度な安定性が要求される。しかし実際にはク
ランプパルスをモノマルチバイブレータ等で作る
ことが多くその場合温度変化や経年変化によりク
ランプ回路が誤動作を起す可能性もある。

発明の目的本発明は、固体撮像素子出力信号に含まれるリ
セツト雑音を安定に除去できる固定撮像装置を提
供することを目的とする。

発明の構成本発明は、光電変換部とCCDから成る走査部
とリセツトMOSFETを備えた漂遊拡散型電荷検
出部（FDA）とを同一チツプ上に形成した固体
撮像素子の前記FDA出力信号を、第１と第２の
サンプルホールド回路に供給して、第１のサンプ
ルホールド回路により前記FDAの基準電位を１
画素毎にサンプルホールドし、第２のサンプルホ
ールド回路により、映像信号成分を１画素毎にサ
ンプルホールドし、前記第１、第２のサンプルホ
ールド回路の出力信号を減算することによりリセ
ツト雑音の除去された映像信号を得るものであ
る。

実施例の説明以下本発明による実施例を第７図、第８図を用
いて説明する。

第７図は本発明による一実施例のブロツク図で
ある。第７図において、２７は信号入力端子であ
り固体撮像素子のFDA出力信号が入力される。
２８，３７，３８は高入力インピーダンス、低出
力インピーダンス特性を有するバツフアアンプで
ある。４０，４２はアナログスイツチ、４１，４
３はコンデンサであり前記アナログスイツチ４
０，４２はそれぞれサンプリングパルス１，２に
より開閉される。サンプリングパルス１，２はサ
ンプリングパルス供給端子４４，４５から供給さ
れ、前記アナログスイツチ４０，４２はサンプリ
ングパルスがハイレベルの時に閉状態、ローレベ
ルの時に開状態となる。３９は差動アンプ、３６
は信号出力端子である。４０，４１，３７及び４
２，４３，３８で各々１個のサンプルホールド回
路が構成されている。

バツフアアンプ２８の出力端子はアナログスイ
ツチ４０，４２の一端に各々接続されており、ア
ナログスイツチ４０，４２の他の一端にはコンデ
ンサ４１，４３及びバツフアアンプ３７，３８が
接続されている。前記コンデンサ４１，４３の一
端は設置されている。バツフアアンプ３７，３８
の出力端子は差動アンプ３９の入力端子に各々接
続されている。３６は差動アンプ出力端子であ
る。前記アナログスイツチ４０，４２にはサンプ
リングパルス供給端子４４，４５を介してサンプ
リングパルスが供給される。

次に本実施例の動作を第７図、第８図を用いて
説明する。

いま、全面が白色の被写体を撮像した場合を例
として説明する。

固体撮像素子のFDA出力信号は入力端子２７、
バツフアアンプ２８を介してアナログスイツチ４
０，４２に供給される。FDA出力信号、即ちア
ナログスイツチ４０，４２に供給されを信号波形
を第８図ｆに示す。第８図の信号波形において、
t_rはリセツト期間、t_NはFDAの基準電圧期間、t_s
は信号期間であり、リセツト雑音は基準電圧の変
動分V_Nとして示している。したがつてこの雑音
を除去するには信号電圧V_Sから雑音成分V_Nを減
算することによりその目的は達せられる。

そのためサンプリングパルス１供給端子４４に
第８図ｈに示すサンプリングパルスを供給して、
入力信号のt_N期間の一部をサンプルホールドす
る。このときのバツフアアンプ出力信号を第８図
ｉに示す。すなわち、第８図ｉの波形は、FDA
の基準電圧の変化を示したものであり、リセツト
雑音成分を示している。

次にサンプリングパルス２供給端子４５に第８
図ｊに示すサンプリングパルスを供給して、入力
信号のt_s期間の一部をサンプルホールドする。こ
のときバツフアアンプ出力信号を第８図ｋに示
す。この波形はt_s期間の信号の変化を示したもの
であるが、この信号成分の変動はリセツト雑音に
よるものである。したがつて、第８図ｋの波形か
らｉの波形を差し引くことにより、リセツト雑音
を除去することできる。つまりバツフアアンプ３
７，３８の出力信号を差動アンプ３９に供給して
減算すればリセツト雑音の除去された映像信号を
出力端子３６から得ることができる。

更に、本発明によればサンプリングパルス１，
２の期間に相関のある雑音は全て除去できる。す
なわち、１／t_wよりも低い周波数成分の雑音は全て除去することが可能である。

また、本発明によれば、２つのサンプリングパ
ルスの位相、パルス巾が温度や経年変化により変
動しても、出力信号の振幅が多少変化するのみで
あるので従来例に示す如く致命的な誤動作を起こ
すことはない。

次に本発明による具体的なリセツト雑音除去回
路を第９図を用いて説明する。

第９図において、２７は信号入力端子、４６は
トランジスタ、４７は抵抗でありトランジスタ４
６のエミツタに接続されている。４８は抵抗であ
りその一端はトランジスタ４６のエミツタに接続
されており、一端はコンデンサ４９の一端に接続
されている。コンデンサ４９の一端は接地されて
いる。５０，５３はFETでありそのドレンはト
ランジスタ４６のエミツタに共通に接続され、
各々のソースはFET５１，５４のゲートに各々
接続されている。FET５１，５４のゲートには
コンデンサ６１，６２が各々接続されており、そ
れらのコンデンサの一端は各々接地されている。

FET５０，５３のゲートにはダイオード５３，
５６のアノードが接続されており、各ダイオード
のカソードはコンデンサ４９と抵抗４８の接続点
に共通に接続されている。さらにFET５０，５
３のゲートにはコンデンサ５４，５７が接続され
ており、各々のコンデンサの一端はサンプリング
パルス供給端子４５、サンプリングパルス供給端
子４４となつている。前記FET５１，５４のソ
ースには、ソース抵抗５２，５５が接続されてお
り、前記ソース抵抗の一端は接地されている。ま
たFET５４，５１、のドレイン及びトランジス
タ４６のコレクタは電源線V_ccに接続されている。
FET５１，５４のソースにはコンデンサ５８，
５９が接続されており、各々のコンデンサの一端
は差動増幅器６０の（＋）側入力端子及び（−）
側入力端子に接続されている。また差動増幅器６
０には電源供給線及び接地線、出力信号端子３６
を有している。

トランジスタ４６、抵抗４７によりバツフアア
ンプが構成されており、FET５０，５１、抵抗
５２、コンデンサ６１，５４により第１のサンプ
ルホールド回路が構成されており、FET５３，
５４、抵抗５５、コンデンサ６２，５７により第
２のサンプルホールド回路が構成されている。ま
た抵抗４８のコンデンサ４９により積分回路が構
成されている。

次に、この回路の動作を第９図、第１０図を用
いて説明する。

第１０図１はトランジスタ４６のエミツタにお
ける波形である。１におけるV_Dはその平均の直
流電位であり、その電位V_Dは抵抗４８、コンデ
ンサ４９から成る積分回路で信号成分を積分して
得た電位に等しい。つまりコンデンサ４９と抵抗
４８の接続点の電圧と等しい。

第１０図ｍ，ｎはFET５０，５３のゲートに
供給されるサンプリングパルスの波形と電位を示
すものである。サンプリングパルス供給端子４
４，４５から供給されたサンプリングパルスはコ
ンデンサ５４，５７、ダイオード５３，５６によ
りそのサンプリングパルスの最大値は前記のV_D
よりダイオードの順方向電圧だけ高い電位V_Tに
保持される。このダイオードは高周波用ダイオー
ドを用いる。またFET５０，５３はそのダイオ
ード・ソース間電圧が−2V程度でOFF状態とな
り、OV以上でON状態となる。したがつて、サ
ンプリングパルスは3V程度の振幅があれば、
FET５０，５３を十分ON、OFF動作させる事が
できる。

このようにサンプリングパルス１，２により固
体撮像素子出力信号のt_Nの期間の一部をFET５
０、コンデンサ６１、FET５１によりサンプル
ホールドし、t_sの期間の一部をFET５３、コンデ
ンサ６２、FET５４によりサンプルホールドす
る。このときのFET５１，５４のソース端子の
波形を第１０図ｏ，ｐに示す。ｏの波形はt_N期間
の波形の変化を示したものであるがこの波形はリ
セツト雑音によるものである。ｐの波形はt_s期間
の波形の変化を示したものであり、この波形の変
化はリセツト雑音と被写体像の変化が重畳された
波形となる。

したがつて、これらの波形を差動増幅器６０で
減算することによりリセツト雑音の除去された信
号を得ることができる。

本実施例ではサンプリングパルスの最大値をコ
ンデンサ、ダイオードを用いて、トランジスタ４
６のエミツタ電位の平均値に保持しているため、
前記サンプリングパルスの振幅は3V程度であれ
ばよい。この3V程度の振幅は一般のTTLロジツ
クICの出力信号をそのまま用いることができる。
もしサンプリングパルスの最大値を前述の如く、
エミツタ電位の平均値に保持しなければ、FET
５０，５３を十分にON、OFFするには、サンプ
リングパルスの振幅をトランジスタ４６のエミツ
タ電位までとしなければならない。このようにサ
ンプリングパルスの振幅を大きくするにはTTL
ロジツクIC出力信号を増幅しなければならない
ため、新たに高周波、大振幅が可能な増幅器が必
要となり、不経済である。

発明の効果以上説明したように本発明によれば、固体撮像
素子出力信号に含まれるリセツト雑音を安定に除
去することができる。またサンプリングパルスの
振幅も比較的小さくても十分に動作するので、サ
ンプリングパルスはTTLロジツクIC出力信号を
そのまま用いることができる。

【図面の簡単な説明】

第１図はIL−CCDの構成を示す回路図、第２
図は水平転送段および信号電荷検出部の詳細回路
図、第３図ａは電荷転送状態を示す状態図、同図
ｂは水平転送パルスおよびリセツトパルスの波形
図、第４図は電荷検出部の動作を示す信号波形
図、第５図は従来のリセツト雑音除去回路、第６
図は第５図の各部の波形を示す波形図、第７図は
本発明における一実施例のリセツト雑音除去回路
を示す回路図、第８図は第７図の各部の波形を示
す波形図、第９図は本発明による一具体回路例を
示す回路図、第１０図は第９図における各部の波
形を示す波形図である。２８，３７，３８……バツフアアンプ、３９…
…差動アンプ、４０，４２……アナログスイツ
チ、４１，４３……コンデンサ。

Claims

【特許請求の範囲】１光電変換部と電荷結合素子から成る走査部と
リセツトMOSFETを備えた漂遊拡散型電荷検出
部とを同一チツプ上に形成した固体撮像素子の前
記漂遊拡散型電荷検出部出力信号を、第１と第２
のサンプルホールド回路に供給し、第１のサンプ
ルホールド回路により、前記漂遊拡散型電荷検出
部の基準電位を１画素毎にサンプルホールドし、
第２のサンプルホールド回路により、前記漂遊拡
散型電荷検出部出力信号の映像信号成分を１画素
毎にサンプルホールドし、前記第１、第２のサン
プルホールド回路の出力信号を減算して出力する
ことを特徴とする固体撮像装置。２第１、第２のサンプルホールド回路に供給さ
れるサンプリングパルスの最大値が漂遊拡散型電
荷検出部出力信号の平均値の直流電位に固定され
ていることを特徴とする特許請求の範囲第１項に
記載の固体撮像装置。