JP3500761B2

JP3500761B2 - 固体撮像装置及びその駆動方法

Info

Publication number: JP3500761B2
Application number: JP07712395A
Authority: JP
Inventors: 寿一米山
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1995-03-09
Filing date: 1995-03-09
Publication date: 2004-02-23
Anticipated expiration: 2019-02-23
Also published as: JPH08251483A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置に関する
ものである。

【０００２】

【従来の技術】図７は、従来の一般的な固体撮像装置
（増幅型固体撮像装置を含む）の概略構成を示す模式回
路図である。図７の固体撮像装置では、説明のために４
つの画素が、２行２列のマトリクス状に配置された場合
を例示しており、ここでは、光電変換部を備えたＭＯＳ
型静電誘導トランジスタ（ＭＯＳＳＩＴ（以下、単に
「ＳＩＴトランジスタ」という。））Ｓ₁₀₁ ，Ｓ₁₀₂ ，
Ｓ₂₀₁ ，Ｓ₂₀₂ を用いて、ソースフォロワによる信号読
み出し方式を用いている。

【０００３】各ＳＩＴトランジスタＳ₁₀₁ ，Ｓ₁₀₂ ，Ｓ
₂₀₁ ，Ｓ₂₀₂ のソースは、マトリクス配置の各列毎に垂
直ソースライン（垂直読出し線）２ａ，２ｂに共通に接
続されており、ドレインには、電源電圧ＶＤＳが共通に
接続されている。また、各ＳＩＴトランジスタＳ₁₀₁ ，
Ｓ₁₀₂ ，Ｓ₂₀₁ ，Ｓ₂₀₂ のゲート電極は、マトリクス配
置の各行毎に垂直走査回路４によって走査されるクロッ
クライン２０ａ，２０ｂに共通接続され、前記垂直走査
回路４から送出される電圧駆動パルスφG1，φG2によっ
て行単位で駆動されるようになっている。

【０００４】前記垂直ソースライン２ａと２ｂは、一方
において、各列毎に光信号出力転送用ＭＯＳトランジス
タＴＳ₁ ，ＴＳ₂ 及び暗出力転送用ＭＯＳトランジスタ
ＴＤ ₁ ，ＴＤ₂ を介して光信号出力蓄積用コンデンサＣ
Ｓ₁ ，ＣＳ₂ 及び暗出力蓄積用コンデンサＣＤ₁ ，ＣＤ
₂ に接続されており、これら蓄積用コンデンサ（ＣＳ
₁ ，ＣＳ₂ ，ＣＤ₁ ，ＣＤ₂ ）は、水平読出し選択用Ｍ
ＯＳトランジスタＴＨ_S1，ＴＨ_S2，ＴＨ_D1，ＴＨ_D2を経
て信号出力線（水平読出し線）１６ａ及び暗出力線（水
平読出し線）１６ｂに接続されている。

【０００５】尚、一般的に、前記信号出力線１６ａ及び
暗出力線１６ｂには、寄生容量Ｃ_HS，Ｃ_HDが存在する。
また、この信号出力線１６ａ及び暗出力線１６ｂの一方
には、バッファアンプ１７ａ，１７ｂが接続されてい
る。

【０００６】また、前記信号出力線１６ａ及び暗出力線
１６ｂの他方には、残留する映像信号をリセットする水
平読み出しリセット用ＭＯＳトランジスタＴＲ_HS，ＴＲ
_HDのドレインが接続されており、この水平読み出しリセ
ット用ＭＯＳトランジスタＴＲ_HS，ＴＲ_HDのゲート電極
にクロックライン１８ａを介して駆動パルス発生回路１
８から送出される駆動パルスφRSH が供給されたとき
に、該水平読み出しリセット用ＭＯＳトランジスタＴＲ
_HS，ＴＲ_HDが動作するようになっている。

【０００７】前記水平読出し選択用ＭＯＳトランジスタ
ＴＨ_S1，ＴＨ_D1のゲート電極は水平走査回路６の水平選
択信号ライン１９ａに、また前記水平読出し選択用ＭＯ
ＳトランジスタＴＨ_S2，ＴＨ_D2のゲート電極は水平走査
回路６の水平選択信号ライン１９ｂにそれぞれ共通接続
され、該水平走査回路６から送出される駆動パルスφH
1，φH2によって水平読出しが制御されるようになって
いる。

【０００８】前記光信号出力転送用ＭＯＳトランジスタ
ＴＳ₁ ，ＴＳ₂ の各ゲート電極には光信号用クロックラ
イン１４ａを介して駆動パルス発生回路１４から送出さ
れる駆動パルスφTSが、又前記暗出力転送用ＭＯＳトラ
ンジスタＴＤ₁ ，ＴＤ₂ の各ゲート電極には暗出力用ク
ロックライン１５ａを介して駆動パルス発生回路１５か
ら送出される駆動パルスφTDが供給されるようになって
おり、それぞれの駆動パルスφTS，φTDによって、前記
光信号出力転送用ＭＯＳトランジスタＴＳ₁ ，ＴＳ₂ 及
び暗出力転送用ＭＯＳトランジスタＴＤ₁ ，ＴＤ₂ が各
々予め定められた順序で交互に動作するようになってい
る。

【０００９】前記垂直ソースライン２ａ及び２ｂは、他
方において、各列毎にリセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2のドレインと、定電流源２２ａ，２２ｂと
に接続されており、各リセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2のソースは接地され、各定電流源２２ａ，
２２ｂには電源電圧ＶＣが供給されている。

【００１０】尚、前記リセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2のゲート電極は、クロックライン２１ａを
介して駆動パルス発生回路２１に接続されており、該駆
動パルス発生回路２１から送出される駆動パルスφRSV
が、前記リセット用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2
のゲート電極に供給されると、このリセット用ＭＯＳト
ランジスタＴＲ_V1，ＴＲ_V2が動作して、前記垂直ソース
ライン２ａ，２ｂ及び光信号出力蓄積用コンデンサＣＳ
₁ ，ＣＳ₂ 及び暗出力蓄積用コンデンサＣＤ₁，ＣＤ₂
のリセットを行うようになっている。

【００１１】次に、図８に示すタイミングチャートを参
照しながら、図７において示した従来の固体撮像装置の
動作について説明する。先ず、図８に示すように、期間
ｔ₁₁において、駆動パルスφTSをハイレベルにする。こ
の結果、既にハイレベルとなっている駆動パルスφRSV
によって導通状態にされているリセット用ＭＯＳトラン
ジスタＴＲ_V1，ＴＲ_V2と同様に、光信号出力転送用ＭＯ
ＳトランジスタＴＳ₁，ＴＳ₂ も導通状態とされる。

【００１２】この結果、これらリセット用ＭＯＳトラン
ジスタＴＲ_V1，ＴＲ_V2及び光信号出力転送用ＭＯＳトラ
ンジスタＴＳ₁ ，ＴＳ₂ が導通し、光信号出力蓄積用コ
ンデンサＣＳ₁ ，ＣＳ₂ に残留する信号電荷が垂直ソー
スライン２ａ，２ｂを介してリセット用ＭＯＳトランジ
スタＴＲ_V1，ＴＲ_V2のソースから排出され、この光信号
出力蓄積用コンデンサＣＳ₁ ，ＣＳ₂ は接地レベルにリ
セット（初期化）される。尚、このとき、ＳＩＴトラン
ジスタＳ₁₀₁ ，Ｓ₁₀₂ ，Ｓ₂₀₁ ，Ｓ₂₀₂ のゲートは、光
電変換部によって光電変換された電荷が蓄積される状態
となっている。

【００１３】次に、期間ｔ₁₂において、駆動パルスφRS
V をローレベルにしてリセット用ＭＯＳトランジスタＴ
Ｒ_V1，ＴＲ_V2を遮断状態にするとともに、駆動パルスφ
G1の電圧を読出しレベルＶＧ₂ にして第１行目のＳＩＴ
トランジスタＳ₁₀₁ ，Ｓ₁₀₂を読み出し状態にする。

【００１４】この結果、ＳＩＴトランジスタＳ₁₀₁ ，Ｓ
₁₀₂ がソースフォロワ動作を行い、該ＳＩＴトランジス
タＳ₁₀₁ ，Ｓ₁₀₂ のゲートに蓄積された電荷が垂直ソー
スライン２ａ，２ｂに読み出されるとともに、既にハイ
レベルとなっている駆動パルスφTSにより導通状態にあ
る光信号出力転送用ＭＯＳトランジスタＴＳ₁ ，ＴＳ₂
を介して、前記電荷（映像信号）が光信号出力蓄積用コ
ンデンサＣＳ₁ ，ＣＳ₂ に蓄積される。尚、この映像信
号には、暗成分（Ｄ）と光信号成分（Ｓ）とを合わせた
成分が含まれており、以下、この映像信号を「合成電圧
信号（ＶＤ＋ＶＳ）」と称す。

【００１５】次に、期間ｔ₁₃において、駆動パルスφTS
をローレベルにして、光信号出力転送用ＭＯＳトランジ
スタＴＳ₁ ，ＴＳ₂ を遮断状態にする。この結果、前記
合成電圧信号（ＶＤ＋ＶＳ）が、前記光信号出力蓄積用
コンデンサＣＳ₁ ，ＣＳ₂ に保持されたままの状態とな
る。

【００１６】また、このとき（期間ｔ₁₃）、駆動パルス
φG1の電圧を設定レベルＶＧ₁ にして、第１行目のＳＩ
ＴトランジスタＳ₁₀₁ ，Ｓ₁₀₂ の読み出し動作を停止す
る。また、駆動パルスφRSV をハイレベルにして、リセ
ット用ＭＯＳトランジスタＴＲ_V1，ＴＲ_V2を導通状態に
する。この結果、垂直ソースライン２ａ，２ｂが接地さ
れる。

【００１７】次に、期間ｔ₁₄において、駆動パルスφG1
の電圧をリセットレベルＶＧ₃ にする。この結果、既に
ハイレベルとなって導通状態とされているリセット用Ｍ
ＯＳトランジスタＴＲ_V1，ＴＲ_V2によって、第１行目の
ＳＩＴトランジスタＳ₁₀₁ ，Ｓ₁₀₂ のリセット（初期
化）が行われる。尚、第１行目のＳＩＴトランジスタＳ
₁₀₁ ，Ｓ₁₀₂ のリセットが行われた後、駆動パルスφG1
の電圧を設定レベルＶＧ₁ にして、第１行目のＳＩＴト
ランジスタＳ₁₀₁ ，Ｓ₁₀₂ の動作を停止する。

【００１８】次に、期間ｔ₁₅において、駆動パルスφTD
をハイレベルにして、暗出力転送用ＭＯＳトランジスタ
ＴＤ₁ ，ＴＤ₂ を導通状態にする。この結果、既にハイ
レベルとなって導通状態とされているリセット用ＭＯＳ
トランジスタＴＲ_V1，ＴＲ_V2と暗出力転送用ＭＯＳトラ
ンジスタＴＤ₁ ，ＴＤ₂ が導通し、暗出力蓄積用コンデ
ンサＣＤ₁ ，ＣＤ₂ に残留する信号電荷が垂直ソースラ
イン２ａ，２ｂを介してリセット用ＭＯＳトランジスタ
ＴＲ_V1，ＴＲ_V2のソースから排出され、この暗出力蓄積
用コンデンサＣＤ₁ ，ＣＤ₂ は接地レベルにリセット
（初期化）される。

【００１９】次に、期間ｔ₁₆において、駆動パルスφRS
V をローレベルにして、リセット用ＭＯＳトランジスタ
ＴＲ_V1，ＴＲ_V2を遮断状態にするとともに、駆動パルス
φG1の電圧を読出しレベルＶＧ₂ にして第１行目のＳＩ
ＴトランジスタＳ₁₀₁ ，Ｓ₁₀ ₂ を読み出し状態にする。

【００２０】この結果、ＳＩＴトランジスタＳ₁₀₁ ，Ｓ
₁₀₂ がソースフォロワ動作を行い、ＳＩＴトランジスタ
Ｓ₁₀₁ ，Ｓ₁₀₂ のリセット後の映像信号が、垂直ソース
ライン２ａ，２ｂに読み出され、既にハイレベルとなっ
ている駆動パルスφTDにより導通状態にある暗出力転送
用ＭＯＳトランジスタＴＤ₁ ，ＴＤ₂ を介して、前記映
像信号が暗出力蓄積用コンデンサＣＤ₁ ，ＣＤ₂ に蓄積
される。尚、この映像信号には、暗成分（Ｄ）のみが含
まれており、以下、この映像信号を「暗電圧信号ＶＤ」
と称す。

【００２１】次に、期間ｔ₁₆の終了時において、前記駆
動パルスφG1が設定レベルＶＧ₁ に、駆動パルスφTDが
ローレベルにされるとともに、駆動パルスφRSV がハイ
レベルにされる。この結果、第１行目のＳＩＴトランジ
スタＳ₁₀₁ ，Ｓ₁₀₂ が、再び光入射による電荷をゲート
に蓄積する状態にされるとともに、暗出力蓄積用コンデ
ンサＣＤ₁ ，ＣＤ₂ が遮断状態にされ、該暗出力蓄積用
コンデンサＣＤ₁ ，ＣＤ₂ に前記暗電圧信号ＶＤが保持
された状態のままににされる。また、リセット用ＭＯＳ
トランジスタＴＲ_V1，ＴＲ_V2は導通状態とされる。

【００２２】次に、期間ｔ₁₇において、先ず、水平走査
回路６から水平読出し選択用ＭＯＳトランジスタＴ
Ｈ_S1，ＴＨ_D1のゲート電極に駆動パルスφH1が印加され
る。この結果、水平読出し選択用ＭＯＳトランジスタＴ
Ｈ_S1，ＴＨ_D1が動作し、光信号出力蓄積用コンデンサＣ
Ｓ₁ に蓄積された合成電圧信号（ＶＤ＋ＶＳ）は信号出
力線１６ａに、又暗出力蓄積用コンデンサＣＤ₁ に蓄積
された暗電圧信号ＶＤは暗出力線１６ｂに、それぞれ読
み出され、バッファアンプ１７ａ及び１７ｂを介して出
力端子ＶＯに出力される。

【００２３】尚、一般的に、信号出力線１６ａ及び暗出
力線１６ｂには寄生容量Ｃ_HS，Ｃ_HDが存在するため、合
成電圧信号（ＶＤ＋ＶＳ）が信号出力線１６ａに、又暗
電圧信号ＶＤが暗出力線１６ｂに読み出されたとき、そ
れぞれの電圧信号（（ＶＤ＋ＶＳ），ＶＤ）の一部がこ
れら寄生容量Ｃ_HS，Ｃ_HDに保持され、前記信号出力線１
６ａ及び暗出力線１６ｂに残留する。そのため、水平読
み出しリセット用ＭＯＳトランジスタＴＲ_HS，ＴＲ_HDに
駆動パルスφRSH を印加して、前記信号出力線１６ａ及
び暗出力線１６ｂの各々に残留する電圧信号（（ＶＤ＋
ＶＳ），ＶＤ）を排出し、前記信号出力線１６ａ及び暗
出力線１６ｂを接地レベルにリセット（初期化）する。

【００２４】次に、再び水平走査回路６から水平読出し
選択用ＭＯＳトランジスタＴＨ_S2，ＴＨ_D2のゲート電極
に駆動パルスφH2が印加される。この結果、水平読出し
選択用ＭＯＳトランジスタＴＨ_S2，ＴＨ_D2が動作し、光
信号出力蓄積用コンデンサＣＳ₂ に蓄積された合成電圧
信号（ＶＤ＋ＶＳ）は信号出力線１６ａに、又暗出力蓄
積用コンデンサＣＤ₂ に蓄積された暗電圧信号ＶＤは暗
出力線１６ｂに、それぞれ読み出され、バッファアンプ
１７ａ及び１７ｂを介して出力端子ＶＯに出力される。

【００２５】そして、水平読み出しリセット用ＭＯＳト
ランジスタＴＲ_HS，ＴＲ_HDに駆動パルスφRSH を印加し
て、前記信号出力線１６ａ及び暗出力線１６ｂに残留す
る電圧信号（（ＶＤ＋ＶＳ）、ＶＤ）を排出し、前記信
号出力線１６ａ及び暗出力線１６ｂを接地レベルにリセ
ット（初期化）する。

【００２６】以上のように、期間ｔ₁₇においては、水平
走査回路６から送出される駆動パルス（φH1，φH2）と
駆動パルスφRSH を順次交互にハイレベル，ローレベル
にして、水平読出し選択用ＭＯＳトランジスタＴＨ_S1，
ＴＨ_D1，ＴＨ_S2，ＴＨ_D2を動作させ、光信号出力蓄積用
コンデンサＣＳ₁ ，ＣＳ₂ 及び暗出力蓄積用コンデンサ
ＣＤ₁ ，ＣＤ₂ の各々に蓄積された電圧信号（（ＶＤ＋
ＶＳ），ＶＤ）を信号出力線１６ａ，暗出力線１６ｂ及
びバッファアンプ１７ａ，１７ｂを介して出力端子ＶＯ
に出力し、その後に、水平読み出しリセット用ＭＯＳト
ランジスタＴＲ_HS，ＴＲ_HDを動作させ、前記信号出力線
１６ａ及び暗出力線１６ｂをリセット（初期化）してい
る。

【００２７】尚、出力端子ＶＯとバッファアンプ１７ａ
及び１７ｂの間には、減算処理アンプ１７ｃが設けられ
ている。これは、信号出力線１６ａには合成電圧信号
（ＶＳ＋ＶＤ）が読み出され、又暗出力線１６ｂには暗
電圧信号ＶＤが読み出されるため、これらを減算処理
（（ＶＳ＋ＶＤ）−ＶＤ）することによって、真の映像
信号（光電圧信号ＶＳ）のみを抽出するためである。

【００２８】以上の動作を第２行目のＳＩＴトランジス
タＳ₂₀₁ ，Ｓ₂₀₂ について、同様に行うことにより（ｔ
₂₁〜ｔ₂₇）、所謂ラスタースキャンが行われる。

【００２９】このようなソースフォロワによる読み出し
動作を行う固体撮像装置では、電荷をソースフォロワア
ンプで増幅して読み出すためＳ／Ｎ比が高く、映像信号
のリニアリティが良いほか、固定パターンノイズ（ＦＰ
Ｎ）の主原因である画素（ＳＩＴトランジスタＳ₁₀₁ ，
Ｓ₁₀₂ ，Ｓ₂₀₁ ，Ｓ₂₀₂ ）毎の閾値のばらつきが、暗電
圧信号ＶＤを記憶する（ＣＤ₁ ，ＣＤ₂ ）ことにより、
合成電圧信号（ＶＳ＋ＶＤ）との差を取って簡単に除去
できるという利点を有している。

【００３０】

【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像装置においては、トランジスタ（Ｓ₁₀₁ ，
Ｓ₁₀₂ ，Ｓ₂₀₁ ，Ｓ₂₀₂ ）によって増幅した電荷を電圧
として、そのまま水平読出し線（１６ａ，１６ｂ）に読
出していたため、以下に示すような問題点が生じてい
る。

【００３１】第１に、増幅した電荷（映像信号）の読出
し動作に時間がかかるという問題点がある。これは、水
平読出し線に寄生容量（Ｃ_HS，Ｃ_HD）が存在するため、
映像信号（合成電圧信号（ＶＤ＋ＶＳ）、暗電圧信号
（ＶＤ））を出力線に読み出す際に、前記寄生容量を充
電しなければならず、更にその後に、該寄生容量をリセ
ットしなければならないため、このリセット動作の時間
だけ読出し動作速度が遅くなるのである。

【００３２】第２に、合成電圧信号（ＶＤ＋ＶＳ）と、
暗電圧信号（ＶＤ）とをそれぞれ別々に出力するために
水平読出し線（１６ａ，１６ｂ）が２系統（２本）設け
られているが、このためにバッファアンプ（１７ａ，１
７ｂ）を２つ設けなければならず、高価になるのみなら
ず、実効的なランダム雑音が、√２倍になるという問題
点が生じている。

【００３３】第３に、従来の固体撮像装置においては、
水平読出し線（１６ａ，１６ｂ）に寄生容量（Ｃ_HS，Ｃ
_HD）が存在するため、この寄生容量による電荷分配によ
って、信号線に読み出される映像信号（合成電圧信号
（ＶＤ＋ＶＳ）、暗電圧信号（ＶＤ））の電圧が低下し
てしまうという問題点がある。

【００３４】第４に、従来の固体撮像装置に設けられて
いるバッファアンプ（１７ａ，１７ｂ）は、一般的に、
コンデンサ（ＣＳ₁ ，ＣＳ₂ ，ＣＤ₁ ，ＣＤ₂ ）に蓄積
された電荷（映像信号）が減衰しないようにするため、
入力インピーダンスは高く設計されている。即ち、従来
の固体撮像装置に備えられているバッファアンプ（１７
ａ，１７ｂ）は、映像信号のＳ／Ｎ比を良好にするため
に、入力インピーダンスは高くされている。

【００３５】しかし、バッファアンプは、その性能を高
インピーダンスにすると外部からの誘導ノイズを受け易
くなり、結果的に映像信号のＳ／Ｎが悪くなり易いとい
う問題点が生じる。

【００３６】本発明は、上記課題を鑑みて成されたもの
であり、映像信号のＳ／Ｎ比が良好にすることができる
固体撮像装置を得ることを目的とする。

【００３７】また、本発明の別の目的は、映像信号の読
出し動作が速い固体撮像装置を得ることである。

【００３８】また、本発明の別の目的は、映像信号のノ
イズ（雑音）成分を簡単に除去できる固体撮像装置を得
ることである。

【００３９】また、本発明の別の目的は、誘導ノイズを
受けにくくすることができる固体撮像装置を得ることを
目的とする。

【００４０】また、本発明の別の目的は、製造コストの
低減を図ることができる固体撮像装置を得ることを目的
とする。

【００４１】

【課題を解決するための手段】請求項１に記載の発明に
係る固体撮像装置は、上記目的を達成するために、入射
光を受光して信号電荷を生成する光電変換素子と、該信
号電荷を受け取って対応する電流信号を出力する電界効
果トランジスタと、前記光電変換素子と前記電界効果ト
ランジスタの間に配置され前記信号電荷を前記電界効果
トランジスタのゲート電極に転送する転送用トランジス
タとを有し、２次元マトリクス状に配列された複数の画
素と、前記画素を前記マトリクス配列の各行毎に共通に
順次列方向に走査して各画素からの電流信号を列毎に取
り出すための複数の垂直読出し線と、前記複数の垂直読
出し線を行方向に走査して各行毎の時系列的な電流信号
を順次取り出すための水平読出し線と、各垂直読出し線
に接続され、電流信号を記憶する電流サンプルホールド
手段と、前記電流サンプルホールド手段と水平読出し線
との間に設けられた出力スイッチと、前記画素と前記電
流サンプルホールド手段及び前記出力スイッチを走査す
る駆動回路とを備え、前記画素は、前記電界効果トラン
ジスタのゲート電極に前記信号電荷が入力されたときの
前記信号電荷および暗出力の和に応じた第１成分からな
る電流信号を出力し前記電界効果トランジスタのゲート
電極をリセットしたときの暗出力に応じた第２成分から
なる電流信号を出力し、前記電流サンプルホールド手段
は、前記第２成分からなる電流信号に応じた電荷を記憶
する容量と、該容量に蓄積された電荷に対応する一定電
流を生成する定電流回路とを有し、前記駆動回路は、前
記出力スイッチをオフした後に前記電界効果トランジス
タのゲート電極をリセットして第２成分からなる電流信
号を当該画素から出力して、前記電流サンプルホールド
手段にその電流信号に応じた電荷を蓄積させると同時に
該電荷に対応する一定電流を前記電流サンプルホールド
手段から出力することによって前記第２成分からなる電
流信号を記憶し、続いて前記出力スイッチをオンした後
に当該画素の転送用トランジスタをオンして前記光電変
換素子から前記ゲート電極に信号電荷を転送し、前記第
１成分からなる電流信号を当該画素から出力すると同時
に前記第１成分の電流信号から前記第２成分の電流信号
を差し引いた電流信号を前記水平読出し線に出力するこ
とを特徴とするものである。

【００４２】また、請求項２に記載の発明に係る固体撮
像装置では、請求項１に記載の固体撮像装置において、
前記複数の画素と前記電流サンプルホールド手段との間
に、前記画素から出力される電流信号の信号値の変動を
抑制する電流安定化手段が更に設けられていることを特
徴とするものである。

【００４３】また、請求項３に記載の発明に係る固体撮
像装置では、請求項１に記載の固体撮像装置において、
前記画素が、入射光に応じた電荷を生成して蓄積する光
電変換素子と、制御領域に受け取った電荷に応じた電流
信号を生じる増幅素子と、光電変換素子で生成・蓄積さ
れた電荷を増幅素子の制御領域へ選択的に転送する転送
制御素子と、増幅素子の制御領域の電荷を選択的に初期
化するためのリセット素子とを含むことを特徴とするも
のである。

【００４４】また、請求項４に記載の発明に係る固体撮
像装置では、請求項２に記載の固体撮像装置において、
前記電流安定化手段の出力端の平均電圧を、前記水平読
み出し線の出力端に印加されるバイアス電圧に等しくす
る手段が含まれていることを特徴とするものである。ま
た、請求項５に記載の発明に係る固体撮像装置の駆動方
法は、入射光を受光して信号電荷を生成する光電変換素
子と、該信号電荷を受け取って対応する電流信号を出力
する電界効果トランジスタと、前記光電変換素子と前記
電界効果トランジスタの間に配置され前記信号電荷を前
記電界効果トランジスタのゲート電極に転送する転送用
トランジスタとを有し、２次元マトリクス状に配列され
た複数の画素が垂直読出し線に接続され、各垂直読出し
線は、電流サンプルホールド手段及び水平読出し線に接
続される固体撮像装置の駆動方法において、前記電界効
果トランジスタのゲート電極をリセットしたときの暗出
力に応じた第２成分からなる電流信号を画素から出力さ
せて前記電流サンプルホールド手段にその電流信号に応
じた電荷を蓄積させると同時に、該電荷に対応する一定
電流を前記電流サンプルホールド手段から出力させるこ
とによって前記第２成分からなる電流信号を記憶させ、
次いで、前記転送用トランジスタをオンさせて前記光電
変換素子から前記ゲート電極に前記信号電荷を転送さ
せ、前記信号電荷および暗出力の和に応じた第１成分か
らなる電流信号を当該画素から前記垂直読出し線に出力
させ、前記第１成分の電流信号から前記第２成分の電流
信号を差し引いた電流信号を前記水平読出し線に出力す
ることを特徴とするものである。

【００４５】

【作用】請求項１に記載の発明による固体撮像装置は、
複数の画素と、複数の垂直読出し線と、水平読出し線
と、電流サンプルホールド手段と、出力スイッチと、駆
動回路とから主に構成されている。

【００４６】ここで、複数の画素は、光電変換素子と電
界効果トランジスタとそれらの間に配置された転送用ト
ランジスタを有し２次元マトリクス状に配列され、入射
光に応じた信号電荷を光電変換素子にて生成する。ま
た、画素は、信号電荷を光電変換素子から電界効果トラ
ンジスタのゲート電極に転送用トランジスタを介して転
送し、ゲート電極に信号電荷が入力されたときに前記信
号電荷および暗出力の和に応じた第１成分からなる電流
信号を出力し、前記電界効果トランジスタのゲート電極
をリセットしたときに暗出力に応じた第２成分からなる
電流信号を出力する。また、複数の垂直読出し線は、前
記画素を前記マトリクス配列の各行毎に共通に順次列方
向に走査して各画素からの電流信号を列毎に取り出す。
水平読出し線は、前記複数の垂直読出し線を行方向に走
査して各行毎の時系列的な電流信号を順次取り出す。

【００４７】また、電流サンプルホールド手段は、各垂
直読出し線に設けられ、各垂直読み出し線の各々に接続
された画素が走査されたときに該画素から出力される暗
出力に応じた電流信号を記憶する。

【００４８】また、駆動回路は、各行毎の各画素を走査
することにより、第２成分、第１成分の順に電流信号を
画素から出力すると共に、前記電流サンプルホールド手
段に前記第２成分からなる電流信号を記憶させ、次いで
画素から出力される第１成分からなる電流信号と既に前
記電流サンプルホールド手段に記憶されている電流信号
との減算による入射光量に応じた成分からなる電流信号
のみを順次前記水平読出し線に読み出す。

【００４９】つまり、本発明においては、複数の画素か
ら、入射光量と暗出力との和に応じた第１成分からなる
電流信号と暗出力に応じた第２成分からなる電流信号と
のいずれか一方が出力され、最初に出力される第２成分
からなる電流信号は電流サンプルホールド手段に記憶さ
れる。

【００５０】その後、続いて複数の画素から、入射光量
と暗出力との和に応じた第１成分からなる電流信号が出
力されると、この出力された電流信号と前記電流サンプ
ルホールド手段に記憶されている電流信号とが、減算さ
れるように合成され、これにより入射光のみに応じた成
分からなる電圧信号のみが、出力スイッチの制御動作に
伴って水平読出し線に読み出される。

【００５１】即ち、電流サンプルホールド手段に記憶さ
れる暗出力（Ｄ）に応じた第２成分からなる電流信号を
（ＩＤ）とし、その後に画素から出力される入射光量
（Ｓ）と暗出力（Ｄ）との和に応じた第１成分からなる
電流信号を（ＩＳ＋ＩＤ）とすれば、（ＩＳ＋ＩＤ）−
（ＩＤ）＝（ＩＳ）なる減算が行われ、入射光にのみ応
じた成分（Ｓ）からなる電流信号（ＩＳ）のみが、出力
スイッチの制御動作に伴って、水平読出し線に読み出さ
れるのである。

【００５２】従って、水平読出し線に読み出される映像
信号が電流信号として読み出されるため、水平読出し線
に存在する寄生容量による電荷分配がなくなり、映像信
号のＳ／Ｎ比を向上させることが可能になる。

【００５３】また、本発明においては、水平読出し線に
読み出される映像信号が電流信号であるため、映像信号
の読出し動作を速くすることが可能になる。

【００５４】つまり、従来の固体撮像装置においては、
水平読出し線に読み出す映像信号を電圧として読み出す
ようにしていたため、水平読出し線の寄生容量を無視す
ることができず、例えば映像信号を水平読出し線に読み
出す際には前記寄生容量を充電した後、該寄生容量に蓄
積された電荷をリセットしなければならないため、この
リセット動作の時間だけ読出し動作速度が遅くなるとい
う問題点が生じていたが、本発明においては、水平読み
出し線に読み出される映像信号が電流信号であるため、
寄生容量が存在しても、この寄生容量の充電やリセット
動作を行う必要がなくなり、映像信号の読出し動作を速
くすることが可能になる。

【００５５】また、本発明では、複数の画素から出力さ
れる入射光量と暗出力との和に応じた第１成分からなる
電流信号と暗出力に応じた第２成分からなる電流信号と
を単純に重畳するだけで、入射光にのみ応じた成分から
なる電流信号（ＩＳ）のみを水平読出し線に読み出すこ
とが可能であるため、簡単に映像信号のノイズ（雑音）
成分を除去することが可能になるとともに、映像信号の
Ｓ／Ｎ比を良好にすることが可能になる。

【００５６】更に、本発明においては、前記水平読出し
線に読み出される映像信号が電流信号として扱われるた
め、低入力インピーダンスの出力回路を用いることが可
能となり、出力される映像信号が外部からの誘導ノイズ
の影響を受けることがなくなる。また、従来の固体撮像
装置のように、バッファアンプを２つも設ける必要がな
く、コストの低減を図ることが可能になる。

【００５７】請求項２に記載の発明による固体撮像装置
では、請求項１に記載の固体撮像装置において、前記画
素と前記電流サンプルホールド手段との間に、前記画素
から出力される電流信号の信号値の変動を抑制する電流
安定化手段が更に設けられている。

【００５８】つまり、請求項１に記載の固体撮像装置で
は、電流サンプルホールド手段が画素から出力される電
流信号を記憶するときと、減算によって得られた入射光
に応じた成分からなる電流信号を水平読み出し線に読み
出すときにおいて、画素の出力端の電圧が異なる場合が
考えられる。

【００５９】即ち、電流サンプルホールド手段が画素か
ら出力される電流信号を記憶するときの画素の出力端の
電圧は、電流サンプルホールド手段の入力端の電圧と等
しくなる。これは、画素の出力端と電流サンプルホール
ド手段の入力端とが導通するためである。

【００６０】また、減算によって得られた入射光に応じ
た成分からなる電流信号を水平読み出し線に読み出すと
きの画素の出力端の電圧は、水平読み出し線の出力端に
印加されるバイアス電圧と等しくなる。これは、画素の
出力端と水平読み出し線とが導通するためである。

【００６１】従って、電流サンプルホールド手段による
電流信号の記憶時と、水平読み出し線への読み出し時と
で異なるため、画素から出力される電流信号の信号値が
変動して、固定パターンノイズ等の発生原因となり、固
体撮像装置の性能（例えば、Ｓ／Ｎ比）の低下を招くこ
とが考えられるのである。

【００６２】そこで、画素と電流サンプルホールド手段
との間に、電流安定手段を設け、電流サンプルホールド
手段による電流信号の記憶時と、水平読み出し線への読
み出し時において、前記画素の出力端の電圧が変動する
ことを防止している。

【００６３】請求項３に記載の発明による固体撮像装置
では、請求項１に記載の固体撮像装置において、前記画
素は、例えば光電変換素子と、電流変換増幅素子と、転
送制御素子と、リセット素子とから構成される。

【００６４】ここで、光電変換素子は、入射光に応じた
電荷を生成して蓄積する。電流変換増幅素子は、制御領
域に受け取った電荷に応じた電流信号を生じる。転送制
御素子は、光電変換素子で生成・蓄積された電荷を増幅
素子の制御領域へ選択的に転送する。リセット素子は、
増幅素子の制御領域の電荷を選択的に初期化する。

【００６５】つまり、従来例において示したＭＯＳ型静
電誘導トランジスタ（ＭＯＳＳＩＴ）などでは、画素構
造上、合成電圧信号（ＶＤ＋ＶＳ）と暗電圧信号（Ｖ
Ｄ）とを出力する間に画素のリセット（初期化）動作を
行うため、このリセット動作を行う時間だけ、映像信号
の読出し動作が遅くなるが、請求項３に記載の構成の画
素においては、入射光量及び暗出力の和に応じた第１成
分からなる電流信号と暗出力に応じた第２成分からなる
電流信号とを出力する間に、いわゆる画素のリセット
（初期化）動作をしなくても前記両信号を出力すること
ができるため、更に高速で、映像信号を読み出すことが
可能になる。

【００６６】請求項４に記載の発明による固体撮像装置
では、請求項２に記載の固体撮像装置において、前記電
流安定化手段の出力端の平均電圧を、前記水平読み出し
線の出力端に印加されるバイアス電圧に等しくする手段
が含まれている。

【００６７】つまり、最終的に、減算によって得られた
入射光に応じた成分からなる電流信号を水平読み出し線
に読み出すときには、電流安定化手段の出力端は、水平
読み出し線の出力端に印加されるバイアス電圧と等しく
なる。これは、電流安定化手段の出力端と水平読み出し
線とが導通するためである。また、前記電流安定化手段
を複数個備えた場合、各電流安定化手段の出力端の電圧
は、各電流安定化手段毎に異なる。

【００６８】このため、電流安定化手段の出力端の電圧
が変動して、固定パターンノイズ等の発生原因となるこ
とが考えられる。

【００６９】従って、電流安定化手段の出力端の平均電
圧を水平読み出し線の出力端に印加されるバイアス電圧
と等しくなるように、電流安定化手段の電圧を調節する
ことにより、電流安定化手段の出力端の電圧が変動する
ことを防止することが可能となる。

【００７０】この結果、最終的に、減算によって得られ
た入射光に応じた成分からなる電流信号を水平読み出し
線に読み出すときでも、電流安定化手段の出力端の電圧
が変動しないため、固定パターンノイズ等の発生原因を
更に抑制することが可能になる。

【００７１】

【実施例】図１は、本発明の一実施例に係る固体撮像装
置の概略構成を示す模式回路図である。図１に示す固体
撮像装置では、説明のために４つの画素１が、２行２列
のマトリクス状に配置された場合を例示しており、各画
素１は、入射光に応じた電荷を生成して蓄積するフォト
ダイオードＰＤと、制御領域に受け取った電荷に応じた
電流信号を出力する増幅用トランジスタ（本実施例にお
いてはＮチャネル型ＪＦＥＴ）ＱＡと、前記フォトダイ
オードＰＤで生成・蓄積された電荷を増幅用トランジス
タＱＡの制御領域へ選択的に転送する転送用ＭＯＳトラ
ンジスタ（Ｐチャネル型）ＱＴと、前記増幅用トランジ
スタＱＡの制御領域の電荷を選択的に初期化するための
リセット用ＭＯＳトランジスタ（Ｐチャネル型）ＱＰと
から構成され、前記増幅用トランジスタＱＡによるソー
スフォロワ動作によって電流信号が読み出されるように
なっている。

【００７２】各増幅用トランジスタＱＡのソースは、マ
トリクス配置の各列毎に垂直ソースライン２ａ，２ｂに
共通に接続されており、また、各増幅用トランジスタＱ
Ａのドレイン及びフォトダイオードＰＤのカソード端子
には電源電圧ＶＤＤが全画素共通に印加されている。ま
た、フォトダイオードＰＤのアノード端子及び各増幅用
トランジスタＱＡのゲート電極は、それぞれ転送用ＭＯ
ＳトランジスタＱＴのソース・ドレインに接続されてい
る。

【００７３】転送用ＭＯＳトランジスタＱＴのゲート電
極は、マトリクス配置の各行毎に垂直走査回路４に接続
されるクロックライン３ａ，３ｂに共通接続され、前記
垂直走査回路４から送出される駆動パルスφＴ１，φＴ
２によって該転送用ＭＯＳトランジスタＱＴが各行毎に
順次動作するようになっている。

【００７４】リセット用ＭＯＳトランジスタＱＰのドレ
インは、マトリクス配置の各行毎に垂直走査回路４に接
続されたクロックライン５ａ，５ｂに共通接続されてお
り、また、該リセット用ＭＯＳトランジスタＱＰのゲー
ト電極は、行ライン６ａを介して駆動パルス発生回路６
に全画素共通に接続されている。また、リセット用ＭＯ
ＳトランジスタＱＰのソースは、転送用ＭＯＳトランジ
スタＱＴのソースと共有になっている。そして、このリ
セット用ＭＯＳトランジスタＱＰのゲート電極に前記駆
動パルス発生回路６から送出される駆動パルスφＲＧに
よって、このリセット用ＭＯＳトランジスタＱＰが動作
するようになっている。

【００７５】前記垂直ソースライン２ａ，２ｂは、出力
側（負荷側（紙面の上方））において、各列毎に出力ス
イッチ用ＭＯＳトランジスタＱＯ₁ ，ＱＯ₂ に接続され
ており、該出力スイッチ用ＭＯＳトランジスタＱＯ₁ ，
ＱＯ₂ は、水平読み出し用ＭＯＳトランジスタＱＨ₁ ，
ＱＨ₂ 、シャント用ＭＯＳトランジスタＱＸ₁ ，ＱＸ₂
を各々経て水平読み出し線７ａ，７ｂに接続されてい
る。尚、前記水平読み出し線７ａ，７ｂと出力端子ＶＯ
との間には、画素１からから送出される電流信号を増幅
する出力増幅用回路８が接続されている。

【００７６】前記出力スイッチ用ＭＯＳトランジスタＱ
Ｏ₁ ，ＱＯ₂ のゲート電極は、クロックライン１０ａを
介して駆動パルス発生回路１０と接続されており、該駆
動パルス発生回路１０から送出される駆動パルスφＯＳ
が、前記出力スイッチ用ＭＯＳトランジスタＱＯ₁ ，Ｑ
Ｏ₂ のゲート電極に与えられると、この出力スイッチ用
ＭＯＳトランジスタＱＯ₁ ，ＱＯ₂ が動作するようにな
っている。

【００７７】前記水平読み出し用ＭＯＳトランジスタＱ
Ｈ₁ ，ＱＨ₂ の各ゲート電極は、水平走査回路６に接続
された水平選択信号ライン６ａ₁ ，６ａ₂ と接続してお
り、前記水平走査回路６から送出される駆動パルスφＨ
１，φＨ２によって水平読出しが制御されるようになっ
ている。

【００７８】尚、前記水平選択信号ライン６ａ₁ ，６ａ
₂ には、前記シャント用ＭＯＳトランジスタＱＸ₁ ，Ｑ
Ｘ₂ のゲート電極と接続した反転用インバータ１１ａ，
１１ｂが接続されており、この反転用インバータ１１
ａ，１１ｂは、前記水平走査回路６から駆動パルスφＨ
１，φＨ２が送出されていないときに、前記シャント用
ＭＯＳトランジスタＱＸ₁ ，ＱＸ₂ のゲート電極に電圧
を与えて、該シャント用ＭＯＳトランジスタＱＸ₁ ，Ｑ
Ｘ₂ を動作するようになっている。

【００７９】また、前記垂直ソースライン２ａ，２ｂに
は、各列毎に電流サンプルホールド回路（電流サンプル
ホールド手段）ＣＳＨ₁ ，ＣＳＨ₂ が接続されている。
この電流サンプルホールド回路ＣＳＨ₁ ，ＣＳＨ₂ は、
クロックライン９ａを介して駆動パルス発生回路９に接
続されており、該駆動パルス発生回路９から送出される
駆動パルスφＳＨが与えられると前記電流サンプルホー
ルド回路ＣＳＨ₁ ，ＣＳＨ₂ の動作が開始されるように
なっている。

【００８０】図３は、電流サンプルホールド回路の動作
を説明するための概略構成を示す模式回路図である。
尚、図３においては、説明を容易にするため、図１にお
いて示した４つの画素のうちの一つの画素と電流サンプ
ルホールド回路ＣＳＨ₁ との接続状態だけを示してあ
る。

【００８１】図３に示すように、電流サンプルホールド
回路ＣＳＨ₁ は、定電流用ＭＯＳトランジスタＱＤ（Ｎ
チャネル）と、サンプルホールドスイッチ用ＭＯＳトラ
ンジスタＱＳと、電圧蓄積用コンデンサＣＤ（蓄積容
量）とから構成されている。尚、図３において、図１と
同一部分については同一符号を付し説明を省略する。ま
た、図３に示す画素１のリセット用ＭＯＳトランジスタ
ＱＰのドレインは、模式回路図の簡略化のため、電源電
圧ＶＰに接続されている。

【００８２】サンプルホールドスイッチ用ＭＯＳトラン
ジスタＱＳのゲート電極はクロックライン９ａを介して
駆動パルス発生回路９に接続されており、ドレインは定
電流用ＭＯＳトランジスタＱＤのドレインに接続され、
ソースは定電流用ＭＯＳトランジスタＱＤのゲート電極
と電圧蓄積用コンデンサＣＤの一方の電極に接続されて
いる。

【００８３】また、定電流用ＭＯＳトランジスタＱＤの
ソースは、電源電圧に接続されており、電圧蓄積用コン
デンサＣＤの他方の電極も電源電圧に接続されている。

【００８４】次に、図３を参照しながら、電流サンプル
ホールド回路ＣＳＨ₁ の動作について説明する。先ず、
駆動パルスφＲＧをリセット用ＭＯＳトランジスタＱＰ
のゲート電極に与え、リセット用ＭＯＳトランジスタＱ
Ｐを導通状態（オン状態）にすると、増幅用トランジス
タＱＡのゲート（制御領域）が、電源電圧ＶＰの電圧レ
ベルにバイアスされる。

【００８５】次に、リセット用ＭＯＳトランジスタＱＰ
のゲート電極に駆動パルスφＲＧを与えることを停止し
て、リセット用ＭＯＳトランジスタＱＰを非導通状態
（オフ状態）にしても、増幅用トランジスタＱＡのゲー
ト（制御領域）は、ゲート寄生容量の効果で前記電源電
圧ＶＰの電圧レベルにバイアスされたままの状態となっ
ている。

【００８６】このように、増幅用トランジスタＱＡのゲ
ート（制御領域）を電源電圧ＶＰの電圧レベルにバイア
スして、リセット用ＭＯＳトランジスタＱＰを非導通状
態（オフ状態）にしても、増幅用トランジスタＱＡのゲ
ート（制御領域）が電源電圧ＶＰの電圧レベルにバイア
スされたままの状態になることを一般に画素１の「リセ
ット（初期化）」と称するが、リセット用ＭＯＳトラン
ジスタＱＰを非導通状態（オフ状態）にしたとき、増幅
用トランジスタＱＡのゲート（制御領域）には、リセッ
ト用ＭＯＳトランジスタＱＰの熱雑音が、リセット雑音
（いわゆるＫＴＣ雑音）として加算される。

【００８７】即ち、増幅用トランジスタＱＡのゲート
（制御領域）がリセットされたとき、増幅用トランジス
タＱＡのゲート電圧Ｖ_GDは、以下の式のように表され
る。Ｖ_GD＝ＶＰ＋ＶＮ… 但し、ＶＮ＝（ＫＴ／Ｃ）^1/2 Ｋ：ボルツマン定数Ｔ：絶対温度Ｃ：ゲート容量

【００８８】そして、このとき、増幅用トランジスタＱ
Ａのソースから暗成分（Ｄ）のみを含む暗電流信号が流
れる。尚、以下説明の便宜上、暗電流信号を「暗電流Ｉ
Ｄ」と称す。

【００８９】次に、電流サンプルホールド回路ＣＳＨ₁
のサンプルホールドスイッチ用ＭＯＳトランジスタＱＳ
のゲート電極に駆動パルスφＳＨを与え、該サンプルホ
ールドスイッチ用ＭＯＳトランジスタＱＳを導通状態
（オン状態）にすると、増幅用トランジスタＱＡのソー
スから暗電流ＩＤが、垂直ソースライン２ａを介して定
電流用ＭＯＳトランジスタＱＤのドレイン及びサンプル
ホールドスイッチ用ＭＯＳトランジスタＱＳに向かって
流れる。以下、説明の便宜上、定電流用ＭＯＳトランジ
スタＱＤのドレインに向かって流れる暗電流ＩＤを暗電
流ＩＤ₁ 、サンプルホールドスイッチ用ＭＯＳトランジ
スタＱＳに向かって流れる暗電流ＩＤを暗電流ＩＤ₂ と
する。

【００９０】また、サンプルホールドスイッチ用ＭＯＳ
トランジスタＱＳに向かって流れた暗電流ＩＤ₂ は、更
にこのサンプルホールドスイッチ用ＭＯＳトランジスタ
ＱＳを介して電圧蓄積用コンデンサＣＤに充電される。

【００９１】電圧蓄積用コンデンサＣＤは、定電流用Ｍ
ＯＳトランジスタＱＤのゲート電極に接続されている。
サンプルホールドスイッチ用ＭＯＳトランジスタＱＳに
向かって流れた暗電流ＩＤ₂ は、定電流用ＭＯＳトラン
ジスタＱＤのドレインに向かって流れた暗電流ＩＤ₁ が
増幅用トランジスタＱＡのソースから流れた暗電流ＩＤ
に等しくなるまで電圧蓄積用コンデンサＣＤに流れ、そ
の後自動的にゼロになる。

【００９２】この結果、定電流用ＭＯＳトランジスタＱ
Ｄのゲート（制御領域）は自動的にバイアスされて平衡
状態になり、また、この時の定電流用ＭＯＳトランジス
タＱＤのゲート電圧は電圧蓄積用コンデンサＣＤに蓄積
される。従って、サンプルホールドスイッチ用ＭＯＳト
ランジスタＱＳのゲート電極に駆動パルスφＳＨを与え
ることを停止して、サンプルホールドスイッチ用ＭＯＳ
トランジスタＱＳを非導通状態（オフ状態）にしても、
定電流用ＭＯＳトランジスタＱＤのゲート電圧は変化し
ないため、該定電流用ＭＯＳトランジスタＱＤのドレイ
ンからソースには暗電流ＩＤが流れ続ける。

【００９３】即ち、定電流用ＭＯＳトランジスタＱＤの
ゲート・ソース間電圧が電圧蓄積用コンデンサＣＤによ
って一定に保持されるため、ゲート・ソース間電圧が一
定であるならば、ドレイン電流の値が変化することはな
い。従って、定電流用ＭＯＳトランジスタＱＤのドレイ
ンからソースには暗電流ＩＤが流れ続ける。つまり、暗
電流ＩＤは、ドレイン電流として、電流サンプルホール
ド回路ＣＳＨ₁ に記憶されたのである。

【００９４】次に、転送用ＭＯＳトランジスタＱＴのゲ
ート電極に駆動パルスφＴを与え、転送用ＭＯＳトラン
ジスタＱＴを導通状態（オン状態）にして、フォトダイ
オードＰＤに蓄積された電荷を増幅用トランジスタＱＡ
のゲート（制御領域）に転送すると、増幅用トランジス
タＱＡのソースから暗成分（Ｄ）と光信号成分（Ｓ）と
を含む合成電流信号が流れる。尚、以下説明の便宜上、
合成電流信号を「合成電流（ＩＤ＋ＩＳ）」と称す。

【００９５】つまり、増幅用トランジスタＱＡのゲート
（制御領域）に電荷を転送すると、この増幅用トランジ
スタＱＡのゲート電圧Ｖ_GSは、以下の式のように表さ
れる。Ｖ_GS＝Ｖ_GD＋ＶＳ… ここで、Ｖ_GD：増幅用トランジスタＱＡのゲートに電荷
を転送する前のゲート電圧（式参照）。ＶＳ＝Ｑ_SIG ／Ｃ_G 但し、Ｑ_SIG ：電荷（信号電荷）Ｃ_G ：ゲート容量

【００９６】この結果、増幅用トランジスタＱＡのドレ
インに流れるドレイン電流Ｉ_SSは、以下の式のように
表される。Ｉ_SS＝ＩＤ＋ＩＳ… 但し、ＩＳ：光信号成分（Ｓ）のみを含む電流信号（以
下、「光信号電流」と称す。）

【００９７】即ち、前記電荷転送後の増幅用トランジス
タＱＡのドレインに流れるドレイン電流Ｉ_SSは、暗電流
ＩＤに光信号電流ＩＳが加算された合成電流（ＩＤ＋Ｉ
Ｓ）が流れるのである。従って、増幅用トランジスタＱ
Ａのソースからも合成電流（ＩＤ＋ＩＳ）が流れる。

【００９８】そして、出力スイッチ用ＭＯＳトランジス
タＱＯ ₁ を導通状態（オン状態）にして、前記合成電流
（ＩＤ＋ＩＳ）を電流サンプルホールド回路ＣＳＨ1 に
流すと、電流サンプルホールド回路ＣＳＨ1 には暗電流
ＩＤしか流れないため、結局、負荷側（ＯＵＴ）には暗
電流（ＩＤ）の除去された光信号電流ＩＳのみが流れる
ようになる。

【００９９】即ち、電流サンプルホールド回路ＣＳＨ₁
の定電流用ＭＯＳトランジスタＱＤのゲート・ソース間
電圧は、暗電流ＩＤを流すためだけの電圧値とされてい
るため、電流サンプルホールド回路ＣＳＨ₁ には合成電
流（ＩＤ＋ＩＳ）のうちの光信号電流ＩＳは流れないの
である。

【０１００】次に、図２に示すパルスタイミングチャー
トを参照しながら、図１に示す固体撮像装置の動作につ
いて説明する。図２において、期間Ｔ１１は、第１行目
の画素１のリセット期間である。この期間Ｔ１１におい
ては、駆動パルス発生回路６から送出される駆動パルス
φＲＧがローレベルになって、全画素１のリセット用Ｍ
ＯＳトランジスタＱＰが導通状態（オン状態）になる
が、垂直走査回路４からリセット用ＭＯＳトランジスタ
ＱＰへ送出される駆動パルスがφＲＤ１であるため、第
１行目の画素１が選択される。また、垂直走査回路４か
ら送出される駆動パルスφＲＤ１がハイレベルのときの
電圧レベルがＶＰＨであるため、この電圧レベルＶＰＨ
が前記リセット用ＭＯＳトランジスタＱＰを介して増幅
用トランジスタＱＡのゲート（制御領域）に印加され
る。

【０１０１】この結果、図１に示す増幅用トランジスタ
ＱＡのゲート（制御領域）は、駆動パルスφＲＤ１によ
る電圧レベルＶＰＨ（図２参照）にバイアスされて、リ
セット（初期化）され、増幅用トランジスタＱＡのソー
スから垂直ソースライン２ａ，２ｂにリセット雑音を含
む暗電流ＩＤが出力される。

【０１０２】また、この期間Ｔ１１（図２参照）におい
ては、駆動パルス発生回路１０から送出される駆動パル
スφＯＳがローレベルになって、出力スイッチ用ＭＯＳ
トランジスタＱＯ₁ ，ＱＯ₂ が非導通状態（オフ状態）
になる。また、駆動パルス発生回路９から送出される駆
動パルスφＳＨがハイレベルになって、図３において説
明したサンプルホールドスイッチ用ＭＯＳトランジスタ
ＱＳが導通状態（オン状態）にされる。

【０１０３】この結果、図３において説明したように、
暗電流ＩＤが、定電流用ＭＯＳトランジスタＱＤのドレ
イン及びサンプルホールドスイッチ用ＭＯＳトランジス
タＱＳに向かって流れ、定電流用ＭＯＳトランジスタＱ
Ｄのゲート（制御領域）が自動的にバイアスされて平衡
状態になるとともに、この時の定電流用ＭＯＳトランジ
スタＱＤのゲート電圧が電圧蓄積用コンデンサＣＤに蓄
積される状態になり、電流サンプルホールド回路ＣＨＳ
₁ ，ＣＨＳ₂ が前記暗電流ＩＤを記憶するための動作を
開始する。

【０１０４】尚、この期間Ｔ１１においては、垂直走査
回路４から送出される駆動パルスφＲＤ２（図２参照）
はローレベルであり、第２行目の画素１は、非選択とさ
れるが、このとき、増幅用トランジスタＱＡのゲート
（制御領域）は、いわゆるピンチオフ電圧以下の電圧レ
ベルＶＰＬ（図２参照）に深くバイアスされてカットオ
フとされている。

【０１０５】次に、期間Ｔ１２は、電流サンプルホール
ド回路ＣＨＳ₁ ，ＣＨＳ₂ が前記暗電流ＩＤの記憶を完
了する期間であり、この期間Ｔ１２においては、駆動パ
ルス発生回路９から送出される駆動パルスφＳＨがロー
レベルになって、図３において説明したサンプルホール
ドスイッチ用ＭＯＳトランジスタＱＳが非導通状態（オ
フ状態）にされ、前記暗電流ＩＤが電流サンプルホール
ド回路ＣＨＳ₁ ，ＣＨＳ₂ に取り込まれ、暗電流ＩＤの
記憶を完了する。

【０１０６】また、この期間Ｔ１２においては、駆動パ
ルス発生回路１０から送出される駆動パルスφＯＳがハ
イレベルになって、出力スイッチ用ＭＯＳトランジスタ
ＱＯ₁ ，ＱＯ₂ が導通状態（オン状態）になる。尚、図
２に示す期間Ｔ１１，Ｔ１２からも分かるように、駆動
パルス発生回路１０から送出される駆動パルスφＯＳ
と、駆動パルス発生回路９から送出される駆動パルスφ
ＳＨとは相補的に動作するようになっている。

【０１０７】次に、期間Ｔ１３は、フォトダイオードＰ
Ｄに蓄積された電荷を増幅用トランジスタＱＡに転送す
る期間であり、この期間Ｔ１３においては、垂直走査回
路４から送出される駆動パルスφＴ１がローレベルとな
って、転送用ＭＯＳトランジスタＱＴが導通状態（オン
状態）となる。

【０１０８】この結果、フォトダイオードＰＤに蓄積さ
れた電荷は、転送用ＭＯＳトランジスタＱＴを介して増
幅用トランジスタＱＡのゲート（制御領域）に転送され
る。そして、転送された電荷は、増幅用トランジスタＱ
Ａによって合成電流（ＩＤ＋ＩＳ）に変換されて、増幅
され、ソースから垂直ソースライン２ａ，２ｂに出力さ
れるが、この合成電流（ＩＤ＋ＩＳ）のうちの暗電流Ｉ
Ｄは、電流サンプルホールド回路ＣＳＨ₁ ，ＣＳＨ₂ に
取り込まれるため、出力側には光信号電流ＩＳだけが流
れる。

【０１０９】次に、期間Ｔ１４は、水平読出し期間であ
り、この期間Ｔ１４においては、水平走査回路４から出
力される駆動パルスφＨ１，φＨ２が順次ローレベルに
なって、水平読み出し用ＭＯＳトランジスタＱＨ₁ ，Ｑ
Ｈ₂ が順次走査され、暗電流ＩＤが除去された光信号電
流ＩＳのみが出力増幅用回路８を介して出力端子ＶＯか
ら出力される。

【０１１０】尚、この期間Ｔ１４において、例えば水平
読み出し用ＭＯＳトランジスタＱＨ₁ が駆動パルスφＨ
１によって走査されている時には、反転用インバータ１
１ｂが作動して、シャント用ＭＯＳトランジスタＱＸ₂
がバイアス電源ＶＲと導通し、増幅用トランジスタＱＡ
から出力される光信号電流ＩＳの飽和を防止している。
勿論、水平読み出し用ＭＯＳトランジスタＱＨ₂ が駆動
パルスφＨ２によって走査されている時には、反転用イ
ンバータ１１ａが作動して、シャント用ＭＯＳトランジ
スタＱＸ₁ がバイアス電源ＶＲと導通し、増幅用トラン
ジスタＱＡから出力される光信号電流ＩＳの飽和が防止
される。

【０１１１】以上の動作を第２行目の画素１について行
うことにより、全ての画素１から得られる映像信号をＳ
／Ｎ比の良好な映像信号とすることができる。

【０１１２】図４は、本発明の第２の実施例に係る固体
撮像装置の概略構成を示す模式回路図である。図１に示
す第１の実施例に係る固体撮像装置との相違点は、図４
に示すように、画素１と電流サンプルホールド回路ＣＨ
Ｓ₁ ，ＣＨＳ₂ との間の垂直ソースライン２ａ，２ｂ
に、電流（例えば、合成電流（ＩＤ＋ＩＳ））の電流値
（信号値）の変動を抑制する電流安定化素子（電流安定
化手段）ＱＢ₁ ，ＱＢ₂が備えられている点である。

【０１１３】これは、図１に示す第１の実施例に係る固
体撮像装置では、暗電流ＩＤを電流サンプルホールド回
路ＣＳＨ₁ ，ＣＳＨ₂ に記憶させるときに、増幅用トラ
ンジスタＱＡのソースは、電流サンプルホールド回路Ｃ
ＳＨ₁ ，ＣＳＨ₂ 内の定電流用ＭＯＳトランジスタＱＤ
のドレインと導通しているため（図３参照）、増幅用ト
ランジスタＱＡのソース電圧は、電流サンプルホールド
回路ＣＳＨ₁ ，ＣＳＨ₂ 内の定電流用ＭＯＳトランジス
タＱＤのゲート電圧と等しくなる。

【０１１４】また、図１に示す第１の実施例に係る固体
撮像装置では、水平走査回路６の走査による光信号電流
ＩＳの読出し時には、増幅用トランジスタＱＡのソース
は、出力端子ＶＯと導通するため、増幅用トランジスタ
ＱＡのソース電圧は、出力増幅用回路８のバイアス電圧
ＶＲと等しくなる。

【０１１５】このため、図１に示す第１の実施例に係る
固体撮像装置では、増幅用トランジスタＱＡのソース電
圧が、電流サンプルホールド回路ＣＳＨ₁ ，ＣＳＨ₂ に
よる暗電流ＩＤの記憶時と、光信号電流ＩＳの読出し時
とで異なってしまい、この電圧の変動が、そのまま、前
記増幅用トランジスタＱＡのソースから出力される合成
電流（ＩＤ＋ＩＳ）に重畳され、固定パターンノイズ
（ＦＰＮ）の発生原因になってしまう場合が考えられる
のである。

【０１１６】従って、図４に示す第２の実施例に係る固
体撮像装置では、画素１と電流サンプルホールド回路Ｃ
ＨＳ₁ ，ＣＨＳ₂ との間の垂直ソースライン２ａ，２ｂ
に、電流の電流値の変動を抑制する電流安定化素子ＱＢ
₁ ，ＱＢ₂ を設けけることにより、固定パターンノイズ
（ＦＰＮ）の発生原因を抑制できる。

【０１１７】図５（Ａ）は、電流安定化素子の動作を説
明するための概略構成を示す模式回路図である。尚、図
５（Ａ）においては、説明を容易にするため、図４にお
いて示した４つの画素のうちの一つの画素と電流サンプ
ルホールド回路ＣＳＨ₁ と電流安定化素子ＱＢ₁ との接
続状態だけを示して以下に説明する。また、図５（Ａ）
において、図３と同一部分には同一符号を付し説明を省
略する。

【０１１８】図５（Ａ）に示すように、電流安定化素子
ＱＢ₁ は、Ｎチャネル型増幅用トランジスタＱＡやＮチ
ャネル型定電流用ＭＯＳトランジスタＱＤとは、逆極性
のＰチャネルの素子を用いている。

【０１１９】つまり、電流安定化素子ＱＢ₁ のソース
は、垂直ソースライン２ａを介して画素１の増幅用トラ
ンジスタＱＡのソースに接続されており、又電流安定化
素子ＱＢ₁ のドレインは、電流サンプルホールド回路Ｃ
ＳＨ₁ の定電流用ＭＯＳトランジスタＱＤのドレインと
接続している。

【０１２０】従って、画素１（増幅用トランジスタＱ
Ａ）から出力される暗電流ＩＤ又は合成電流（ＩＤ＋Ｉ
Ｓ）は、電流安定化素子ＱＢ₁ のソースから入力され、
該電流安定化素子ＱＢ₁ のドレインから電流ホールドサ
ンプル回路ＣＳＨ₁ へ出力される。

【０１２１】このように、画素１から出力される電流を
電流安定化素子ＱＢ₁ のドレインから出力するようにす
ると、前記電流はドレイン電圧の変動による影響を受け
難くなるため、固定パターンノイズを大幅に減少するこ
とができる。

【０１２２】即ち、電界効果トランジスタ（ＦＥＴ）の
ドレインに流れるドレイン電流は、ゲート・ソース間の
電圧で決定され、ドレイン電圧の電圧変動による影響は
小さい。従って、電流安定化素子ＱＢ₁ のゲート・ソー
ス間の電圧をバイアス電圧ＶＢを操作して、予め定めら
れた一定の値に保持（固定）しておくことにより、該電
流安定化素子ＱＢ₁ のドレインから出力される合成電流
（ＩＤ＋ＩＳ）の電流値が変動することが防止されるの
である。

【０１２３】この結果、たとえ、増幅用トランジスタＱ
Ａのソース電圧が、電流サンプルホールド回路ＣＳＨ
₁ ，ＣＳＨ₂ による暗電流ＩＤの記憶時と、光信号電流
ＩＳの読出し時とで異なっても、電流安定化素子ＱＢ₁
を経由した合成電流（ＩＤ＋ＩＳ）の電流値が変動する
ことが防止され、固定パターンノイズを大幅に減少する
ことができる。

【０１２４】尚、現実的には、前記画素１から出力され
る信号電流は、前記電流安定化素子ＱＢ₁ ，ＱＢ₂ のド
レイン電圧の影響を若干は受けるので、固定パターンノ
イズはわずかであるが残ってしまう。これは、各電流安
定化素子ＱＢ₁ ，ＱＢ₂ 毎にドレイン電圧が異なるた
め、及び各電流安定化素子ＱＢ₁ ，ＱＢ₂ のドレイン
は、水平走査回路６の走査による光信号電流ＩＳの読出
し時に、出力端子ＶＯと導通するため、各電流安定化素
子ＱＢ₁ ，ＱＢ₂ のドレイン電圧は、出力増幅用回路８
のバイアス電圧ＶＲと等しくなるためである。

【０１２５】従って、このような場合には、図４にも示
すように、電流安定化素子ＱＢ₁ ，ＱＢ₂ のゲート電極
と水平ライン１２ａを介して接続されたゲートバイアス
電圧ＶＢを調節して、各電流安定化素子ＱＢ₁ ，ＱＢ₂
毎に異なるドレイン電圧の平均電圧を出力増幅用回路８
のバイアス電圧ＶＲに等しくすると、このわずかに残る
固定パターンノイズを更に低減することができる。

【０１２６】図５（Ｂ）は、本発明の第３の実施例に係
る固体撮像装置の画素部の概略構成を示す模式回路図で
ある。尚、図５（Ａ）と同様に、説明を容易にするた
め、複数の画素のうちの一つの画素と電流サンプルホー
ルド回路ＣＳＨ₁ と電流安定化素子ＱＢ₁ との接続状態
だけを示している。また、図５（Ｂ）において、図５
（Ａ）と同一部分には同一符号を付し説明を省略する。

【０１２７】この第３の実施例に係る固体撮像装置と、
第１，第２の実施例に係る固体撮像装置との相違点は、
画素１の増幅用トランジスタＱＡのドレインから前記暗
電流ＩＤ及び合成電流（ＩＤ＋ＩＳ）を出力するように
している点である。即ち、図５（Ｂ）に示すように、電
流サンプルホールド回路ＣＳＨ₁ は、電流安定化素子Ｑ
Ｂ₁ を介して画素１の増幅用トランジスタＱＡのドレイ
ンに接続されている。

【０１２８】図５（Ｂ）に示すように、画素１の増幅用
トランジスタＱＡのドレインから前記暗電流ＩＤ及び合
成電流（ＩＤ＋ＩＳ）を出力するようにすると、電界効
果トランジスタ（ＦＥＴ）のドレインに流れるドレイン
電流は、ゲート・ソース間の電圧で決定され、ドレイン
電圧の電圧変動による影響は小さいため、固定パターン
ノイズの発生を更に低減することができる。尚、図５
（Ｂ）に示す増幅用トランジスタＱＡから出力される暗
電流ＩＤ及び合成電流（ＩＤ＋ＩＳ）は、図５（Ａ）に
示す場合に比べ、極性が逆になるため定電流用ＭＯＳト
ランジスタＱＤは、Ｐチャネル型を使用している。

【０１２９】従って、図５（Ｂ）に示すように、画素１
の増幅用トランジスタＱＡのドレインから前記暗電流Ｉ
Ｄ及び合成電流（ＩＤ＋ＩＳ）を出力する場合には、前
述のように電圧変動による出力電流の影響は小さいの
で、電流安定化素子ＱＢ₁ は必ずしも必要ではない。

【０１３０】しかしながら、一般的な固体撮像装置にお
いては、画素サイズを小さくするためにデザインルール
で許容される最小寸法のトランジスターが使用され、い
わゆる狭チャンネル効果によってドレイン電流がドレイ
ン電圧の影響を受けやすくなる。

【０１３１】そこで、このような場合には電流安定化素
子ＱＢ₁ を設け、電流安定化素子ＱＢ₁ を各垂直ソース
ライン２ａ，２ｂに一個づつ設けることにより、画素の
寸法を大きくすることができ、狭チャンネル効果の影響
を軽減することができる。

【０１３２】尚、上記各実施例においては、容量結合に
よって前記増幅用トランジスタＱＡの制御領域を制御す
るためのゲート電極を備えていない画素１を例としてい
るが、前記ゲート電極を備えている画素も同様に適用で
きることは言うまでもない。

【０１３３】また、上記実施例においては、画素１の増
幅部（増幅用トランジスタＱＡ）をＪＦＥＴとして用い
た場合を例として説明したが、本発明はこれに限定され
るものではなく、ＭＯＳトランジスタや、バイポーラト
ランジスタであっても、ゲートやベースなどの制御電極
の電圧でドレインあるいはコレクタ、ソースあるいはエ
ミッタなどの出力電流を制御できる素子であれば同様に
適用でき、それらを混在使用しても良い。また、ＣＭＤ
やＡＭＩ等の増幅型固体撮像装置も同様に適用すること
ができる。

【０１３４】図６は、本発明の第４の実施例に係る固体
撮像装置の概略構成を示す模式回路図である。上記各実
施例との相違点は、各画素に光電変換部を備えたＭＯＳ
型静電誘導トランジスタ（ＭＯＳＳＩＴ（以下、単に
「ＳＩＴトランジスタ」という。））Ｓ₁₁，Ｓ₁₂，
Ｓ₂₁，Ｓ₂₂を用いている点である。尚、上記各実施例と
同一部分については同一符号を付し説明を省略する。

【０１３５】また、図６に示す固体撮像装置は、従来例
において説明した固体撮像装置（図７参照）に、本発明
の要部である電流サンプルホールド回路ＣＳＨ₁ ，ＣＳ
Ｈ₂と電流安定化素子ＱＢ₁ ，ＱＢ₂ を設けた装置であ
る。従って、図７と同一部分については同一符号を付し
説明を省略する。尚、従来例においては、所謂電圧信号
処理方式を採用していたため、ＳＩＴトランジスタＳ
₁₀₁ ，Ｓ₁₀₂ ，Ｓ₂₀₁ ，Ｓ₂₀₂ からは電圧信号が出力さ
れていたが、このＳＩＴトランジスタも当然に電流（電
流信号）増幅素子としても動作する。

【０１３６】図６に示す固体撮像装置では、画素Ｓ₁₁，
Ｓ₁₂，Ｓ₂₁，Ｓ₂₂がＳＩＴトランジスタであるため、上
記各実施例のように、暗電流ＩＤを出力した後に、合成
電流（ＩＤ＋ＩＳ）を出力することは困難である。そこ
で、ＳＩＴトランジスタを画素として用いた場合には、
従来例と同様に、先ず、垂直走査回路４によって選択さ
れた行の画素に対して読出しレベルＶＧ₂ の駆動パルス
φＧを与えて、選択された画素から光信号電流ＩＳと暗
電流ＩＤとの合成信号電流（ＩＳ＋ＩＤ）を垂直ソース
ライン２ａ，２ｂに出力して電流ホールド回路ＣＳＨ
₁ ，ＣＳＨ₂ に記憶させる。

【０１３７】次に、垂直走査回路４によって選択された
行の画素に対してリセットレベルＶＧ₃ の駆動パルスφ
Ｇを与えるとともに、駆動パルスφＲＶを高レベルにし
てリセット用ＭＯＳトランジスタＴ_RV1 ，Ｔ_RV2 を導通
状態（オン状態）にして、ソースライン２ａ，２ｂを接
地して前記画素のリセットを行う。

【０１３８】次に、リセット用ＭＯＳトランジスタＴ
_RV1 ，Ｔ_RV2 を非導通状態（オフ状態）にして駆動パル
スφＧを再び読出しレベルＶＧ₂ にして、画素のリセッ
ト後の暗電流ＩＤを出力する。

【０１３９】この結果、画素Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂か
ら暗電流ＩＤが出力されるが、電流サンプルホールド回
路ＣＳＨ₁ ，ＣＳＨ₂ は合成信号電流（ＩＳ＋ＩＤ）を
記憶しているため、前記暗電流ＩＤは、負荷側（ＶＯ）
から電流ホールド回路ＣＳＨ₁ ，ＣＳＨ₂ へ向かって流
れる光信号電流ＩＳと合わさって電流ホールド回路ＣＳ
Ｈ₁ ，ＣＳＨ₂ へ流れる。

【０１４０】従って、光信号電流ＩＳの極性は、第１，
第２の実施例とは逆になるが、信号成分だけを読み出す
ことができる。即ち、負荷側から見れば、電流ホールド
回路ＣＳＨ₁ ，ＣＳＨ₂ へ向かって流れた電流量が光信
号電流ＩＳとなるのである。

【０１４１】

【発明の効果】本発明は以上説明したとおり、増幅され
た電荷（映像信号）を電流（電流信号）として扱ってい
るため、固定パターンノイズの発生が低減され、映像信
号のＳ／Ｎ比を良好にすることができるという効果があ
る。

【０１４２】また、本発明では、増幅された電荷（映像
信号）を電流に変換して読出し動作を行うこととしたた
め、映像信号の読出し動作を速くすることができるとい
う効果もある。

【０１４３】また、本発明では、増幅された電荷（映像
信号）を電流（電流信号）に変換して読出し動作を行う
こととしたため、出力増幅用の増幅回路を低入力インピ
ーダンスの増幅回路にすることができ、誘導ノイズの軽
減を容易に行うことができるという効果もある。

【０１４４】また、本発明では、電流サンプルホールド
手段を備え、映像信号のノイズ（雑音）成分を除去した
映像信号（電流信号）のみを出力するため、低入力イン
ピーダンスの増幅回路を１つ設ければよく、従来のよう
に２つ増幅用のアンプを設ける必要がなくなり、装置の
製造コストの低減を図ることができるという効果もあ
る。

【０１４５】また、本発明では、電流サンプルホールド
手段を備えているため、簡単に映像信号（電流信号）の
ノイズ（雑音）成分を除去できるという効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る固体撮像装置の概略構
成を示す模式回路図である。

【図２】図１に示す本発明の一実施例に係る固体撮像装
置の動作を説明するためのパルスタイミングチャートで
ある。

【図３】電流サンプルホールド手段の動作を説明するた
めの概略構成を示す模式回路図である。

【図４】本発明の第２の実施例に係る固体撮像装置の概
略構成を示す模式回路図である。

【図５】（Ａ）は、電流安定化手段の動作を説明するた
めの概略構成を示す模式回路図である。（Ｂ）は、本発
明の第３の実施例に係る固体撮像装置の画素部の概略構
成を示す模式回路図である。

【図６】本発明の第４の実施例に係る固体撮像装置の概
略構成を示す模式回路図である。

【図７】従来の一般的な固体撮像装置の概略構成を示す
模式回路図である。

【図８】図７に示す従来の固体撮像装置の動作を説明す
るためのタイミングチャートでる。

【符号の説明】

ＰＤ：フォトダイオード（光電変換素子）ＱＡ：電流増幅用トランジスタ（電流変換増幅素子）ＱＴ：転送用ＭＯＳトランジスタ（転送制御素子）ＱＰ：リセット用ＭＯＳトランジスタ（リセット素子）ＣＳＨ₁ ，ＣＳＨ₂ ：電流サンプルホールド回路（電流
サンプルホールド手段）ＱＢ₁ ，ＱＢ₂ ：電流安定化素子（電流安定化手段）

Claims

(57)【特許請求の範囲】

【請求項１】入射光を受光して信号電荷を生成する光
電変換素子と、該信号電荷を受け取って対応する電流信
号を出力する電界効果トランジスタと、前記光電変換素
子と前記電界効果トランジスタの間に配置され前記信号
電荷を前記電界効果トランジスタのゲート電極に転送す
る転送用トランジスタとを有し、２次元マトリクス状に
配列された複数の画素と、前記画素を前記マトリクス配列の各行毎に共通に順次列
方向に走査して各画素からの電流信号を列毎に取り出す
ための複数の垂直読出し線と、前記複数の垂直読出し線を行方向に走査して各行毎の時
系列的な電流信号を順次取り出すための水平読出し線
と、各垂直読出し線に接続され、電流信号を記憶する電流サ
ンプルホールド手段と、前記電流サンプルホールド手段と水平読出し線との間に
設けられた出力スイッチと、前記画素と、前記電流サンプルホールド手段、及び、前
記出力スイッチを走査する駆動回路とを備え、前記画素は、前記電界効果トランジスタのゲート電極に
前記信号電荷が入力されたときの前記信号電荷および暗
出力の和に応じた第１成分からなる電流信号を出力し、
前記電界効果トランジスタのゲート電極をリセットした
ときの暗出力に応じた第２成分からなる電流信号を出力
し、前記電流サンプルホールド手段は、前記第２成分からな
る電流信号に応じた電荷を記憶する容量と、該容量に蓄
積された電荷に対応する一定電流を生成する定電流回路
とを有し、前記駆動回路は、前記出力スイッチをオフした後に前記
電界効果トランジスタのゲート電極をリセットして第２
成分からなる電流信号を当該画素から出力して、前記電
流サンプルホールド手段にその電流信号に応じた電荷を
蓄積させると同時に該電荷に対応する一定電流を前記電
流サンプルホールド手段から出力することによって前記
第２成分からなる電流信号を記憶し、続いて前記出力ス
イッチをオンした後に当該画素の転送用トランジスタを
オンして前記光電変換素子から前記ゲート電極に信号電
荷を転送し、前記第１成分からなる電流信号を当該画素
から出力すると同時に前記第１成分の電流信号から前記
第２成分の電流信号を差し引いた電流信号を前記水平読
出し線に出力することを特徴とする固体撮像装置。
【請求項２】前記画素と前記電流サンプルホールド手
段との間に、前記画素から出力される電流信号の信号値
の変動を抑制する電流安定化手段が更に設けられている
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】前記画素が、入射光に応じた電荷を生成して蓄積する光電変換素子
と、制御領域に受け取った電荷に応じた電流信号を生じる増
幅素子と、光電変換素子で生成・蓄積された電荷を増幅素子の制御
領域へ選択的に転送する転送制御素子と、増幅素子の制御領域の電荷を選択的に初期化するための
リセット素子とを含むことを特徴とする請求項１に記載
の固体撮像装置。
【請求項４】前記電流安定化手段の出力端の平均電圧
を、前記水平読み出し線の出力端に印加されるバイアス
電圧に等しくする手段が含まれていることを特徴とする
請求項２に記載の固体撮像装置。
【請求項５】入射光を受光して信号電荷を生成する光
電変換素子と、該信号電荷を受け取って対応する電流信
号を出力する電界効果トランジスタと、前記光電変換素
子と前記電界効果トランジスタの間に配置され前記信号
電荷を前記電界効果トランジスタのゲート電極に転送す
る転送用トランジスタとを有し、２次元マトリクス状に
配列された複数の画素が垂直読出し線に接続され、各垂
直読出し線は、電流サンプルホールド手段及び水平読出
し線に接続される固体撮像装置の駆動方法において、前記電界効果トランジスタのゲート電極をリセットした
ときの暗出力に応じた第２成分からなる電流信号を画素
から出力させて前記電流サンプルホールド手段にその電
流信号に応じた電荷を蓄積させると同時に、該電荷に対
応する一定電流を前記電流サンプルホールド手段から出
力させることによって前記第２成分からなる電流信号を
記憶させ、次いで、前記転送用トランジスタをオンさせて前記光電
変換素子から前記ゲート電極に前記信号電荷を転送さ
せ、前記信号電荷および暗出力の和に応じた第１成分か
らなる電流信号を当該画素から前記垂直読出し線に出力
させ、前記第１成分の電流信号から前記第２成分の電流信号を
差し引いた電流信号を前記水平読出し線に出力すること
を特徴とする固体撮像装置の駆動方法。