JPH0955887A - 光電変換装置およびこれを用いた固体撮像装置 - Google Patents
光電変換装置およびこれを用いた固体撮像装置Info
- Publication number
- JPH0955887A JPH0955887A JP7229683A JP22968395A JPH0955887A JP H0955887 A JPH0955887 A JP H0955887A JP 7229683 A JP7229683 A JP 7229683A JP 22968395 A JP22968395 A JP 22968395A JP H0955887 A JPH0955887 A JP H0955887A
- Authority
- JP
- Japan
- Prior art keywords
- current
- read
- output
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 光電変換装置およびこれを用いた固体撮像装
置において、固定パターン雑音の除去率を高めかつラン
ダム雑音をも低減し高品質の出力信号を得る。 【解決手段】 入射光を光電変換して得た電荷を蓄積し
増幅して電流として出力する光電流増幅手段（ＰＸ）
と、所定のバイアス電流を流通させる定電流手段（Ｑ
Ｃ）と、前記光電流増幅手段と前記定電流手段との間に
挿入された電流調節用増幅素子（ＱＢ）を含む電流調節
手段（ＣＢＣ）とを用いて光電変換装置を構成する。光
電流増幅手段の蓄積電荷をリセットした直後の暗電流ま
たは入射光に応じて蓄積された信号電流のいずれか一方
を読み出し、読み出した電流が前記定電流手段の所定の
バイアス電流（ＩＢ）と等しくなるように電流調節手段
の電流調節用増幅素子のバイアス状態を設定しかつホー
ルドさせる。その後、他方の電流を読み出して電流調節
手段と定電流手段との接続点より信号電流を取り出す。
置において、固定パターン雑音の除去率を高めかつラン
ダム雑音をも低減し高品質の出力信号を得る。 【解決手段】 入射光を光電変換して得た電荷を蓄積し
増幅して電流として出力する光電流増幅手段（ＰＸ）
と、所定のバイアス電流を流通させる定電流手段（Ｑ
Ｃ）と、前記光電流増幅手段と前記定電流手段との間に
挿入された電流調節用増幅素子（ＱＢ）を含む電流調節
手段（ＣＢＣ）とを用いて光電変換装置を構成する。光
電流増幅手段の蓄積電荷をリセットした直後の暗電流ま
たは入射光に応じて蓄積された信号電流のいずれか一方
を読み出し、読み出した電流が前記定電流手段の所定の
バイアス電流（ＩＢ）と等しくなるように電流調節手段
の電流調節用増幅素子のバイアス状態を設定しかつホー
ルドさせる。その後、他方の電流を読み出して電流調節
手段と定電流手段との接続点より信号電流を取り出す。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換装置およ
びこれを用いた固体撮像装置に関し、特に固定パターン
雑音成分の除去率を高めて高品質の光電変換信号を生成
可能にする技術に関する。
びこれを用いた固体撮像装置に関し、特に固定パターン
雑音成分の除去率を高めて高品質の光電変換信号を生成
可能にする技術に関する。
【０００２】
【従来の技術】図６は増幅型固体撮像素子を使用した従
来例の固体撮像装置の概略構成を示す。図６では、説明
のために４つの画素が、２行２列のマトリクス状に配置
された場合の構成を示しており、ここでは、画素として
光電変換部を備えたＭＯＳ型静電誘導トランジスタ（Ｍ
ＯＳ ＳＩＴ（以下、単に「ＳＩＴトランジスタ」とい
う。））Ｓ101 ，Ｓ102 ，Ｓ201 ，Ｓ202 を使用し、ソ
ースフォロワによる信号読出し方式を用いている。
来例の固体撮像装置の概略構成を示す。図６では、説明
のために４つの画素が、２行２列のマトリクス状に配置
された場合の構成を示しており、ここでは、画素として
光電変換部を備えたＭＯＳ型静電誘導トランジスタ（Ｍ
ＯＳ ＳＩＴ（以下、単に「ＳＩＴトランジスタ」とい
う。））Ｓ101 ，Ｓ102 ，Ｓ201 ，Ｓ202 を使用し、ソ
ースフォロワによる信号読出し方式を用いている。
【０００３】各ＳＩＴトランジスタＳ101 ，Ｓ102 ，Ｓ
201 ，Ｓ202 のソースは、マトリクス配置の各列毎に垂
直ソースライン（垂直読出し線）２ａ，２ｂに共通に接
続されており、ドレインには、電源電圧ＶＤＳが共通に
接続されている。また、各ＳＩＴトランジスタＳ101 ，
Ｓ102 ，Ｓ201 ，Ｓ202 のゲート電極は、マトリクス配
置の各行毎に垂直走査回路４によって走査されるクロッ
クライン２０ａ，２０ｂに共通接続され、前記垂直走査
回路４から送出される電圧駆動パルスφＧ１，φＧ２に
よって行単位で駆動されるようになっている。
201 ，Ｓ202 のソースは、マトリクス配置の各列毎に垂
直ソースライン（垂直読出し線）２ａ，２ｂに共通に接
続されており、ドレインには、電源電圧ＶＤＳが共通に
接続されている。また、各ＳＩＴトランジスタＳ101 ，
Ｓ102 ，Ｓ201 ，Ｓ202 のゲート電極は、マトリクス配
置の各行毎に垂直走査回路４によって走査されるクロッ
クライン２０ａ，２０ｂに共通接続され、前記垂直走査
回路４から送出される電圧駆動パルスφＧ１，φＧ２に
よって行単位で駆動されるようになっている。
【０００４】前記垂直ソースライン２ａと２ｂは、一端
側において、各列毎に光信号出力転送用ＭＯＳトランジ
スタＴＳ1 ，ＴＳ2 及び暗出力転送用ＭＯＳトランジス
タＴＤ1 ，ＴＤ2 を介して光信号出力蓄積用コンデンサ
ＣＳ1 ，ＣＳ2 及び暗出力蓄積用コンデンサＣＤ1 、Ｃ
Ｄ2 に接続されている。これら蓄積用コンデンサ（ＣＳ
1 ，ＣＳ2 ，ＣＤ1 ，ＣＤ2 ）は、水平読出し選択用Ｍ
ＯＳトランジスタＴＨS1，ＴＨS2，ＴＨD1，ＴＨD2を経
て信号出力線（水平読出し線）１６ａ及び暗出力線（水
平読出し線）１６ｂに接続されている。
側において、各列毎に光信号出力転送用ＭＯＳトランジ
スタＴＳ1 ，ＴＳ2 及び暗出力転送用ＭＯＳトランジス
タＴＤ1 ，ＴＤ2 を介して光信号出力蓄積用コンデンサ
ＣＳ1 ，ＣＳ2 及び暗出力蓄積用コンデンサＣＤ1 、Ｃ
Ｄ2 に接続されている。これら蓄積用コンデンサ（ＣＳ
1 ，ＣＳ2 ，ＣＤ1 ，ＣＤ2 ）は、水平読出し選択用Ｍ
ＯＳトランジスタＴＨS1，ＴＨS2，ＴＨD1，ＴＨD2を経
て信号出力線（水平読出し線）１６ａ及び暗出力線（水
平読出し線）１６ｂに接続されている。
【０００５】なお、一般に、前記信号出力線１６ａ及び
暗出力線１６ｂには、寄生容量ＣHS，ＣHDが存在する。
また、この信号出力線１６ａ及び暗出力線１６ｂの一端
側には、バッファアンプ１７ａ，１７ｂが接続されてい
る。
暗出力線１６ｂには、寄生容量ＣHS，ＣHDが存在する。
また、この信号出力線１６ａ及び暗出力線１６ｂの一端
側には、バッファアンプ１７ａ，１７ｂが接続されてい
る。
【０００６】また、前記信号出力線１６ａ及び暗出力線
１６ｂの他端側には、残留する映像信号をリセットする
水平読出しリセット用ＭＯＳトランジスタＴＲHS，ＴＲ
HDのドレインが接続されている。これらの水平読出しリ
セット用ＭＯＳトランジスタＴＲHS，ＴＲHDのゲート電
極に端子１８およびクロックライン１８ａを介して図示
しない駆動パルス発生回路から送出される駆動パルスφ
ＲＳＨが供給され、該駆動パルスφＲＳＨに応じて前記
水平読出しリセット用ＭＯＳトランジスタＴＲHS，ＴＲ
HDがオンオフするようになっている。
１６ｂの他端側には、残留する映像信号をリセットする
水平読出しリセット用ＭＯＳトランジスタＴＲHS，ＴＲ
HDのドレインが接続されている。これらの水平読出しリ
セット用ＭＯＳトランジスタＴＲHS，ＴＲHDのゲート電
極に端子１８およびクロックライン１８ａを介して図示
しない駆動パルス発生回路から送出される駆動パルスφ
ＲＳＨが供給され、該駆動パルスφＲＳＨに応じて前記
水平読出しリセット用ＭＯＳトランジスタＴＲHS，ＴＲ
HDがオンオフするようになっている。
【０００７】前記読出し選択用ＭＯＳトランジスタＴＨ
S1，ＴＨD1のゲート電極は水平走査回路６の水平選択信
号ライン１９ａに、また前記水平読出し選択用ＭＯＳト
ランジスタＴＨS2，ＴＨD2のゲート電極は水平走査回路
６の水平選択信号ライン１９ｂにそれぞれ共通接続さ
れ、該水平走査回路６から送出される駆動パルスφＨ
１，φＨ２によって水平読出しが制御されるようになっ
ている。
S1，ＴＨD1のゲート電極は水平走査回路６の水平選択信
号ライン１９ａに、また前記水平読出し選択用ＭＯＳト
ランジスタＴＨS2，ＴＨD2のゲート電極は水平走査回路
６の水平選択信号ライン１９ｂにそれぞれ共通接続さ
れ、該水平走査回路６から送出される駆動パルスφＨ
１，φＨ２によって水平読出しが制御されるようになっ
ている。
【０００８】前記光信号出力転送用ＭＯＳトランジスタ
ＴＳ1 ，ＴＳ2 の各ゲート電極には端子１４および光信
号用クロックライン１４ａを介して図示しない駆動パル
ス発生回路から送出される駆動パルスφＴＳが供給され
ている。また、前記暗出力転送用ＭＯＳトランジスタＴ
Ｄ1 ，ＴＤ2 の各ゲート電極には端子１５および暗出力
用クロックライン１５ａを介して図示しない駆動パルス
発生回路から送出される駆動パルスφＴＤが供給されて
いる。これらの駆動パルスφＴＳ，φＴＤによって、前
記光信号出力転送用ＭＯＳトランジスタＴＳ1 ，ＴＳ2
及び暗出力転送用ＭＯＳトランジスタＴＤ1 ，ＴＤ2 が
各々予め定められた順序で交互に動作するようになって
いる。
ＴＳ1 ，ＴＳ2 の各ゲート電極には端子１４および光信
号用クロックライン１４ａを介して図示しない駆動パル
ス発生回路から送出される駆動パルスφＴＳが供給され
ている。また、前記暗出力転送用ＭＯＳトランジスタＴ
Ｄ1 ，ＴＤ2 の各ゲート電極には端子１５および暗出力
用クロックライン１５ａを介して図示しない駆動パルス
発生回路から送出される駆動パルスφＴＤが供給されて
いる。これらの駆動パルスφＴＳ，φＴＤによって、前
記光信号出力転送用ＭＯＳトランジスタＴＳ1 ，ＴＳ2
及び暗出力転送用ＭＯＳトランジスタＴＤ1 ，ＴＤ2 が
各々予め定められた順序で交互に動作するようになって
いる。
【０００９】前記垂直ソースライン２ａ及び２ｂは、他
端側において、各列毎にリセット用ＭＯＳトランジスタ
ＴＲV1，ＴＲV2のドレインと、定電流源２２ａ，２２ｂ
とに接続されている。各リセット用ＭＯＳトランジスタ
ＴＲV1，ＴＲV2のソースは接地され、各定電流源２２
ａ，２２ｂには電源電圧ＶＣが供給されている。
端側において、各列毎にリセット用ＭＯＳトランジスタ
ＴＲV1，ＴＲV2のドレインと、定電流源２２ａ，２２ｂ
とに接続されている。各リセット用ＭＯＳトランジスタ
ＴＲV1，ＴＲV2のソースは接地され、各定電流源２２
ａ，２２ｂには電源電圧ＶＣが供給されている。
【００１０】なお、前記リセット用ＭＯＳトランジスタ
ＴＲV1，ＴＲV2のゲート電極は端子２１およびクロック
ライン２１ａを介して図示しない駆動パルス発生回路に
接続されており、該駆動パルス発生回路から送出される
駆動パルスφＲＳＶが、前記リセット用ＭＯＳトランジ
スタＴＲV1，ＴＲV2のゲート電極に供給されると、これ
らのリセット用ＭＯＳトランジスタＴＲV1，ＴＲV2が動
作して、前記垂直ソースライン２ａ，２ｂ及び光信号出
力蓄積用コンデンサＣＳ1 ，ＣＳ2 及び暗出力蓄積用コ
ンデンサＣＤ1 ，ＣＤ2 のリセットを行なうようになっ
ている。
ＴＲV1，ＴＲV2のゲート電極は端子２１およびクロック
ライン２１ａを介して図示しない駆動パルス発生回路に
接続されており、該駆動パルス発生回路から送出される
駆動パルスφＲＳＶが、前記リセット用ＭＯＳトランジ
スタＴＲV1，ＴＲV2のゲート電極に供給されると、これ
らのリセット用ＭＯＳトランジスタＴＲV1，ＴＲV2が動
作して、前記垂直ソースライン２ａ，２ｂ及び光信号出
力蓄積用コンデンサＣＳ1 ，ＣＳ2 及び暗出力蓄積用コ
ンデンサＣＤ1 ，ＣＤ2 のリセットを行なうようになっ
ている。
【００１１】次に、図７に示すタイミングチャートを参
照しながら、図６に示した従来の固体撮像装置の動作に
ついて説明する。先ず、図７に示すように、期間ｔ11に
おいて、駆動パルスφＴＳをハイレベルにする。この結
果、既にハイレベルとなっている駆動パルスφＲＳＶに
よって導通状態にされているリセット用ＭＯＳトランジ
スタＴＲV1，ＴＲV2と同様に、光信号出力転送用ＭＯＳ
トランジスタＴＳ1 ，ＴＳ2 も導通状態とされる。
照しながら、図６に示した従来の固体撮像装置の動作に
ついて説明する。先ず、図７に示すように、期間ｔ11に
おいて、駆動パルスφＴＳをハイレベルにする。この結
果、既にハイレベルとなっている駆動パルスφＲＳＶに
よって導通状態にされているリセット用ＭＯＳトランジ
スタＴＲV1，ＴＲV2と同様に、光信号出力転送用ＭＯＳ
トランジスタＴＳ1 ，ＴＳ2 も導通状態とされる。
【００１２】この結果、これらのリセット用ＭＯＳトラ
ンジスタＴＲV1，ＴＲV2及び光信号出力転送用ＭＯＳト
ランジスタＴＳ1 ，ＴＳ2 が導通し、光信号出力蓄積用
コンデンサＣＳ1 ，ＣＳ2 に残留する信号電荷が垂直ソ
ースライン２ａ，２ｂを介してリセット用ＭＯＳトラン
ジスタＴＲV1，ＴＲV2のソースから排出され、これらの
光信号出力蓄積用コンデンサＣＳ1 ，ＣＳ2 は接地レベ
ルにリセット（初期化）される。なお、この時、ＳＩＴ
トランジスタＳ101 ，Ｓ102 ，Ｓ201 ，Ｓ202のゲート
は、光電変換部によって光電変換された電荷が蓄積され
る状態となっている。
ンジスタＴＲV1，ＴＲV2及び光信号出力転送用ＭＯＳト
ランジスタＴＳ1 ，ＴＳ2 が導通し、光信号出力蓄積用
コンデンサＣＳ1 ，ＣＳ2 に残留する信号電荷が垂直ソ
ースライン２ａ，２ｂを介してリセット用ＭＯＳトラン
ジスタＴＲV1，ＴＲV2のソースから排出され、これらの
光信号出力蓄積用コンデンサＣＳ1 ，ＣＳ2 は接地レベ
ルにリセット（初期化）される。なお、この時、ＳＩＴ
トランジスタＳ101 ，Ｓ102 ，Ｓ201 ，Ｓ202のゲート
は、光電変換部によって光電変換された電荷が蓄積され
る状態となっている。
【００１３】次に、期間ｔ12において、駆動パルスφＲ
ＳＶをローレベルにしてリセット用ＭＯＳトランジスタ
ＴＲV1，ＴＲV2を遮断状態にするとともに、駆動パルス
φＧ１の電圧を読出しレベルＶＧ2 にして第１行目のＳ
ＩＴトランジスタＳ101 ，Ｓ102 を読出し状態にする。
ＳＶをローレベルにしてリセット用ＭＯＳトランジスタ
ＴＲV1，ＴＲV2を遮断状態にするとともに、駆動パルス
φＧ１の電圧を読出しレベルＶＧ2 にして第１行目のＳ
ＩＴトランジスタＳ101 ，Ｓ102 を読出し状態にする。
【００１４】この結果、ＳＩＴトランジスタＳ101 ，Ｓ
102 がソースフォロワ動作を行い、該ＳＩＴトランジス
タＳ101 ，Ｓ102 のゲートに蓄積された電荷が垂直ソー
スライン２ａ，２ｂに読み出されるとともに、既にハイ
レベルとなっている駆動パルスφＴＳにより導通状態に
ある光信号出力転送用ＭＯＳトランジスタＴＳ1 ，ＴＳ
2 を介して、前記電荷（映像信号）が光信号出力蓄積用
コンデンサＣＳ1 ，ＣＳ2 に蓄積される。なお、この映
像信号には、暗成分（ＶＤ）と光信号成分（ＶＳ）とを
合わせた成分が含まれており、以下、この映像信号を
「合成電圧信号（ＶＤ＋ＶＳ）」と称す。
102 がソースフォロワ動作を行い、該ＳＩＴトランジス
タＳ101 ，Ｓ102 のゲートに蓄積された電荷が垂直ソー
スライン２ａ，２ｂに読み出されるとともに、既にハイ
レベルとなっている駆動パルスφＴＳにより導通状態に
ある光信号出力転送用ＭＯＳトランジスタＴＳ1 ，ＴＳ
2 を介して、前記電荷（映像信号）が光信号出力蓄積用
コンデンサＣＳ1 ，ＣＳ2 に蓄積される。なお、この映
像信号には、暗成分（ＶＤ）と光信号成分（ＶＳ）とを
合わせた成分が含まれており、以下、この映像信号を
「合成電圧信号（ＶＤ＋ＶＳ）」と称す。
【００１５】次に、期間ｔ13において、駆動パルスφＴ
Ｓをローレベルにして、光信号出力転送用ＭＯＳトラン
ジスタＴＳ1 ，ＴＳ2 を遮断状態にする。この結果、前
記合成電圧信号（ＶＤ＋ＶＳ）が、前記光信号出力蓄積
用コンデンサＣＳ1 ，ＣＳ2に保持されたままの状態と
なる。
Ｓをローレベルにして、光信号出力転送用ＭＯＳトラン
ジスタＴＳ1 ，ＴＳ2 を遮断状態にする。この結果、前
記合成電圧信号（ＶＤ＋ＶＳ）が、前記光信号出力蓄積
用コンデンサＣＳ1 ，ＣＳ2に保持されたままの状態と
なる。
【００１６】また、この時（期間ｔ13）、駆動パルスφ
Ｇ１の電圧を設定レベルＶＧ1 にして、第１行目のＳＩ
ＴトランジスタＳ101 ，Ｓ102 の読出し動作を停止す
る。また、駆動パルスφＲＳＶをハイレベルにして、リ
セット用ＭＯＳトランジスタＴＲV1，ＴＲV2を導通状態
にする。この結果、垂直ソースライン２ａ，２ｂが接地
される。
Ｇ１の電圧を設定レベルＶＧ1 にして、第１行目のＳＩ
ＴトランジスタＳ101 ，Ｓ102 の読出し動作を停止す
る。また、駆動パルスφＲＳＶをハイレベルにして、リ
セット用ＭＯＳトランジスタＴＲV1，ＴＲV2を導通状態
にする。この結果、垂直ソースライン２ａ，２ｂが接地
される。
【００１７】次に、期間ｔ14において、駆動パルスφＧ
１の電圧をリセットレベルＶＧ3 にする。この結果、既
にハイレベルとなって導通状態とされているリセット用
ＭＯＳトランジスタＴＲV1，ＴＲV2によって、第１行目
のＳＩＴトランジスタＳ101，Ｓ102 のソースは接地さ
れ、このＳＩＴトランジスタのゲート電極下には強反転
層が形成される。このことによりゲートに蓄積されてい
た電荷は排出され、リセット（初期化）が行われる。な
お、第１行目のＳＩＴトランジスタＳ101 ，Ｓ102 のリ
セットが行なわれた後、駆動パルスφＧ１の電圧を設定
レベルＶＧ1 にして、第１行目のＳＩＴトランジスタＳ
101 ，Ｓ102 の動作を停止する。
１の電圧をリセットレベルＶＧ3 にする。この結果、既
にハイレベルとなって導通状態とされているリセット用
ＭＯＳトランジスタＴＲV1，ＴＲV2によって、第１行目
のＳＩＴトランジスタＳ101，Ｓ102 のソースは接地さ
れ、このＳＩＴトランジスタのゲート電極下には強反転
層が形成される。このことによりゲートに蓄積されてい
た電荷は排出され、リセット（初期化）が行われる。な
お、第１行目のＳＩＴトランジスタＳ101 ，Ｓ102 のリ
セットが行なわれた後、駆動パルスφＧ１の電圧を設定
レベルＶＧ1 にして、第１行目のＳＩＴトランジスタＳ
101 ，Ｓ102 の動作を停止する。
【００１８】次に、期間ｔ15において、駆動パルスφＴ
Ｄをハイレベルにして、暗出力転送用ＭＯＳトランジス
タＴＤ1 ，ＴＤ2 を導通状態にする。この結果、既にハ
イレベルとなって導通状態とされているリセット用ＭＯ
ＳトランジスタＴＲV1，ＴＲV2と暗出力転送用ＭＯＳト
ランジスタＴＤ1 ，ＴＤ2 が導通し、暗出力蓄積用コン
デンサＣＤ1 ，ＣＤ2 に残留する信号電荷が垂直ソース
ライン２ａ，２ｂを介してリセット用ＭＯＳトランジス
タＴＲV1，ＴＲV2のソースから排出され、この暗出力蓄
積用コンデンサＣＤ1 ，ＣＤ2 は接地レベルにリセット
（初期化）される。
Ｄをハイレベルにして、暗出力転送用ＭＯＳトランジス
タＴＤ1 ，ＴＤ2 を導通状態にする。この結果、既にハ
イレベルとなって導通状態とされているリセット用ＭＯ
ＳトランジスタＴＲV1，ＴＲV2と暗出力転送用ＭＯＳト
ランジスタＴＤ1 ，ＴＤ2 が導通し、暗出力蓄積用コン
デンサＣＤ1 ，ＣＤ2 に残留する信号電荷が垂直ソース
ライン２ａ，２ｂを介してリセット用ＭＯＳトランジス
タＴＲV1，ＴＲV2のソースから排出され、この暗出力蓄
積用コンデンサＣＤ1 ，ＣＤ2 は接地レベルにリセット
（初期化）される。
【００１９】次に、期間ｔ16において、駆動パルスφＲ
ＳＶをローレベルにして、リセット用ＭＯＳトランジス
タＴＲV1，ＴＲV2を遮断状態にするとともに、駆動パル
スφＧ１の電圧を読出しレベルＶＧ2 にして第１行目の
ＳＩＴトランジスタＳ101 ，Ｓ102 を読出し状態にす
る。
ＳＶをローレベルにして、リセット用ＭＯＳトランジス
タＴＲV1，ＴＲV2を遮断状態にするとともに、駆動パル
スφＧ１の電圧を読出しレベルＶＧ2 にして第１行目の
ＳＩＴトランジスタＳ101 ，Ｓ102 を読出し状態にす
る。
【００２０】この結果、ＳＩＴトランジスタＳ101 ，Ｓ
102 がソースフォロワ動作を行い、ＳＩＴトランジスタ
Ｓ101 ，Ｓ102 のリセット後の映像信号が、垂直ソース
ライン２ａ，２ｂに読み出され、既にハイレベルとなっ
ている駆動パルスφＴＤにより導通状態にある暗出力転
送用ＭＯＳトランジスタＴＤ1 ，ＴＤ2 を介して、前記
映像信号が暗出力蓄積用コンデンサＣＤ1 ，ＣＤ2 に蓄
積される。なお、この映像信号には、暗成分（Ｄ）のみ
が含まれており、以下、この映像信号を「暗電圧信号Ｖ
Ｄ」と称す。
102 がソースフォロワ動作を行い、ＳＩＴトランジスタ
Ｓ101 ，Ｓ102 のリセット後の映像信号が、垂直ソース
ライン２ａ，２ｂに読み出され、既にハイレベルとなっ
ている駆動パルスφＴＤにより導通状態にある暗出力転
送用ＭＯＳトランジスタＴＤ1 ，ＴＤ2 を介して、前記
映像信号が暗出力蓄積用コンデンサＣＤ1 ，ＣＤ2 に蓄
積される。なお、この映像信号には、暗成分（Ｄ）のみ
が含まれており、以下、この映像信号を「暗電圧信号Ｖ
Ｄ」と称す。
【００２１】次に、期間ｔ16の終了時において、前記駆
動パルスφＧ１が設定レベルＶＧ1に、駆動パルスφＴ
Ｄがローレベルにされるとともに、駆動パルスφＲＳＶ
がハイレベルにされる。この結果、第１行目のＳＩＴト
ランジスタＳ101 ，Ｓ102 が、再び光入射による電荷を
ゲートに蓄積する状態にされるとともに、暗出力蓄積用
コンデンサＣＤ1 ，ＣＤ2 が遮断状態にされ、該暗出力
蓄積用コンデンサＣＤ1 ，ＣＤ2 に前記暗電圧信号ＶＤ
が保持された状態のままにされる。また、リセット用Ｍ
ＯＳトランジスタＴＲV1，ＴＲV2は導通状態とされる。
動パルスφＧ１が設定レベルＶＧ1に、駆動パルスφＴ
Ｄがローレベルにされるとともに、駆動パルスφＲＳＶ
がハイレベルにされる。この結果、第１行目のＳＩＴト
ランジスタＳ101 ，Ｓ102 が、再び光入射による電荷を
ゲートに蓄積する状態にされるとともに、暗出力蓄積用
コンデンサＣＤ1 ，ＣＤ2 が遮断状態にされ、該暗出力
蓄積用コンデンサＣＤ1 ，ＣＤ2 に前記暗電圧信号ＶＤ
が保持された状態のままにされる。また、リセット用Ｍ
ＯＳトランジスタＴＲV1，ＴＲV2は導通状態とされる。
【００２２】次に、期間ｔ17において、先ず、水平走査
回路６から水平読出し選択用ＭＯＳトランジスタＴＨS
1，ＴＨD1のゲート電極に駆動パルスφＨ１が印加され
る。この結果、水平読出し選択用ＭＯＳトランジスタＴ
ＨS1，ＴＨD1が動作し、光信号出力蓄積用コンデンサＣ
Ｓ1 に蓄積された合成電圧信号（ＶＤ＋ＶＳ）は信号出
力線１６ａに、又暗出力蓄積用コンデンサＣＤ1 に蓄積
された暗電圧信号ＶＤは暗出力線１６ｂに、それぞれ読
み出され、バッファアンプ１７ａ及び１７ｂを介して出
力端子ＶＯに出力される。
回路６から水平読出し選択用ＭＯＳトランジスタＴＨS
1，ＴＨD1のゲート電極に駆動パルスφＨ１が印加され
る。この結果、水平読出し選択用ＭＯＳトランジスタＴ
ＨS1，ＴＨD1が動作し、光信号出力蓄積用コンデンサＣ
Ｓ1 に蓄積された合成電圧信号（ＶＤ＋ＶＳ）は信号出
力線１６ａに、又暗出力蓄積用コンデンサＣＤ1 に蓄積
された暗電圧信号ＶＤは暗出力線１６ｂに、それぞれ読
み出され、バッファアンプ１７ａ及び１７ｂを介して出
力端子ＶＯに出力される。
【００２３】なお、一般的に、信号出力線１６ａ及び暗
出力線１６ｂには寄生容量ＣHS，ＣHDが存在するため、
合成電圧信号（ＶＤ＋ＶＳ）が信号出力線１６ａに、又
暗電圧信号ＶＤが暗出力線１６ｂに読み出されたとき、
それぞれの電圧信号（（ＶＤ＋ＶＳ），ＶＤ）の一部が
これら寄生容量ＣHS，ＣHDに保持され、前記信号出力線
１６ａ及び暗出力線１６ｂに残留する。そのため、水平
読出しリセット用ＭＯＳトランジスタＴＲHS，ＴＲHDに
駆動パルスφＲＳＨを印加して、前記信号出力線１６ａ
及び暗出力線１６ｂの各々に残留する電圧信号（（ＶＤ
＋ＶＳ），ＶＤ）を排出し、前記信号出力線１６ａ及び
暗出力線１６ｂを接地レベルにリセット（初期化）す
る。
出力線１６ｂには寄生容量ＣHS，ＣHDが存在するため、
合成電圧信号（ＶＤ＋ＶＳ）が信号出力線１６ａに、又
暗電圧信号ＶＤが暗出力線１６ｂに読み出されたとき、
それぞれの電圧信号（（ＶＤ＋ＶＳ），ＶＤ）の一部が
これら寄生容量ＣHS，ＣHDに保持され、前記信号出力線
１６ａ及び暗出力線１６ｂに残留する。そのため、水平
読出しリセット用ＭＯＳトランジスタＴＲHS，ＴＲHDに
駆動パルスφＲＳＨを印加して、前記信号出力線１６ａ
及び暗出力線１６ｂの各々に残留する電圧信号（（ＶＤ
＋ＶＳ），ＶＤ）を排出し、前記信号出力線１６ａ及び
暗出力線１６ｂを接地レベルにリセット（初期化）す
る。
【００２４】次に、再び水平走査回路６から水平読出し
選択用ＭＯＳトランジスタＴＨS2，ＴＨD2のゲート電極
に駆動パルスφＨ２が印加される。この結果、水平読出
し選択用ＭＯＳトランジスタＴＨS2，ＴＨD2が動作し、
光信号出力蓄積用コンデンサＣＳ2 ０に蓄積された合成
電圧信号（ＶＤ＋ＶＳ）は信号出力線１６ａに、又暗出
力蓄積用コンデンサＣＤ2 に蓄積された暗電圧信号ＶＤ
は暗出力線１６ｂに、それぞれ読み出され、バッファア
ンプ１７ａ及び１７ｂを介して出力端子ＶＯに出力され
る。
選択用ＭＯＳトランジスタＴＨS2，ＴＨD2のゲート電極
に駆動パルスφＨ２が印加される。この結果、水平読出
し選択用ＭＯＳトランジスタＴＨS2，ＴＨD2が動作し、
光信号出力蓄積用コンデンサＣＳ2 ０に蓄積された合成
電圧信号（ＶＤ＋ＶＳ）は信号出力線１６ａに、又暗出
力蓄積用コンデンサＣＤ2 に蓄積された暗電圧信号ＶＤ
は暗出力線１６ｂに、それぞれ読み出され、バッファア
ンプ１７ａ及び１７ｂを介して出力端子ＶＯに出力され
る。
【００２５】そして、水平読出しリセット用ＭＯＳトラ
ンジスタＴＲHS，ＴＲHDに駆動パルスφＲＳＨを印加し
て、前記信号出力線１６ａ及び暗出力線１６ｂに残留す
る電圧信号（（ＶＤ＋ＶＳ）、ＶＤ）を排出し、前記信
号出力線１６ａ及び暗出力線１６ｂを接地レベルにリセ
ット（初期化）する。
ンジスタＴＲHS，ＴＲHDに駆動パルスφＲＳＨを印加し
て、前記信号出力線１６ａ及び暗出力線１６ｂに残留す
る電圧信号（（ＶＤ＋ＶＳ）、ＶＤ）を排出し、前記信
号出力線１６ａ及び暗出力線１６ｂを接地レベルにリセ
ット（初期化）する。
【００２６】以上のように、期間ｔ17においては、水平
走査回路６から送出される駆動パルス（φＨ１，φＨ
２）と駆動パルスφＲＳＨを順次交互にハイレベル，ロ
ーレベルにして、水平読出し選択用ＭＯＳトランジスタ
ＴＨS1，ＴＨD1，ＴＨS2，ＴＨD2を動作させ、光信号出
力蓄積用コンデンサＣＳ1 ，ＣＳ2 及び暗出力蓄積用コ
ンデンサＣＤ1 ，ＣＤ2 の各々に蓄積された電圧信号
（ＶＤ＋ＶＳ），ＶＤ）を信号出力線１６ａ，暗出力線
１６ｂ及びバッファアンプ１７ａ，１７ｂを介して出力
端子ＶＯに出力し、その後に、水平読出しリセット用Ｍ
ＯＳトランジスタＴＲHS，ＴＲHDを動作させ、前記信号
出力線１６ａ及び暗出力線１６ｂをリセット（初期化）
している。
走査回路６から送出される駆動パルス（φＨ１，φＨ
２）と駆動パルスφＲＳＨを順次交互にハイレベル，ロ
ーレベルにして、水平読出し選択用ＭＯＳトランジスタ
ＴＨS1，ＴＨD1，ＴＨS2，ＴＨD2を動作させ、光信号出
力蓄積用コンデンサＣＳ1 ，ＣＳ2 及び暗出力蓄積用コ
ンデンサＣＤ1 ，ＣＤ2 の各々に蓄積された電圧信号
（ＶＤ＋ＶＳ），ＶＤ）を信号出力線１６ａ，暗出力線
１６ｂ及びバッファアンプ１７ａ，１７ｂを介して出力
端子ＶＯに出力し、その後に、水平読出しリセット用Ｍ
ＯＳトランジスタＴＲHS，ＴＲHDを動作させ、前記信号
出力線１６ａ及び暗出力線１６ｂをリセット（初期化）
している。
【００２７】なお、出力端子ＶＯとバッファアンプ１７
ａ及び１７ｂの間には、減算処理アンプ１７ｃが設けら
れている。これは、信号出力線１６ａには合成電圧信号
（ＶＳ＋ＶＤ）が読み出され、又暗出力線１６ｂには暗
電圧信号ＶＤが読み出されるため、これらを減算処理
（（ＶＳ＋ＶＤ）−ＶＤ）することによって、真の映像
信号（光電圧信号ＶＳ）のみを抽出するためである。
ａ及び１７ｂの間には、減算処理アンプ１７ｃが設けら
れている。これは、信号出力線１６ａには合成電圧信号
（ＶＳ＋ＶＤ）が読み出され、又暗出力線１６ｂには暗
電圧信号ＶＤが読み出されるため、これらを減算処理
（（ＶＳ＋ＶＤ）−ＶＤ）することによって、真の映像
信号（光電圧信号ＶＳ）のみを抽出するためである。
【００２８】以上の動作を第２行目のＳＩＴトランジス
タＳ201 ，Ｓ202 について、同様に行なうことにより
（ｔ21〜ｔ27），いわゆるラスタースキャンが行なわれ
る。
タＳ201 ，Ｓ202 について、同様に行なうことにより
（ｔ21〜ｔ27），いわゆるラスタースキャンが行なわれ
る。
【００２９】このようなソースフォロワによる読み出し
動作を行なう固体撮像装置では、電荷をソースフォロワ
アンプで増幅して読み出すためＳ／Ｎ比が高く、映像信
号のリニアリティが良くなる。また、固定パターンノイ
ズ（ＦＰＮ）の主原因である画素（ＳＩＴトランジスタ
Ｓ101 ，Ｓ102 ，Ｓ201 ，Ｓ202 ）毎のしきい値のばら
つきが、暗電圧信号ＶＤを記憶しておき（ＣＤ1 ，ＣＤ
2 ）、合成電圧信号（ＶＳ＋ＶＤ）との差を取ることに
より簡単に除去できるという利点を有している。
動作を行なう固体撮像装置では、電荷をソースフォロワ
アンプで増幅して読み出すためＳ／Ｎ比が高く、映像信
号のリニアリティが良くなる。また、固定パターンノイ
ズ（ＦＰＮ）の主原因である画素（ＳＩＴトランジスタ
Ｓ101 ，Ｓ102 ，Ｓ201 ，Ｓ202 ）毎のしきい値のばら
つきが、暗電圧信号ＶＤを記憶しておき（ＣＤ1 ，ＣＤ
2 ）、合成電圧信号（ＶＳ＋ＶＤ）との差を取ることに
より簡単に除去できるという利点を有している。
【００３０】
【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像装置においては、トランジスタＳ101 ，Ｓ
102 ，Ｓ201 ，Ｓ202 ）によって増幅した電荷を電圧と
して、そのまま水平読出し線（１６ａ，１６ｂ）に読出
していたため、以下に示すような問題点が生じている。
来の固体撮像装置においては、トランジスタＳ101 ，Ｓ
102 ，Ｓ201 ，Ｓ202 ）によって増幅した電荷を電圧と
して、そのまま水平読出し線（１６ａ，１６ｂ）に読出
していたため、以下に示すような問題点が生じている。
【００３１】第１に、増幅した電荷（映像信号）の読出
し動作に時間がかかるという問題点がある。これは、水
平読出し線に寄生容量（ＣHS，ＣHD）が存在するため、
映像信号（合成電圧信号（ＶＤ＋ＶＳ）、暗電圧信号
（ＶＤ））を出力線に読み出す際に、前記寄生容量を充
電しなければならず、更にその後に、該寄生容量をリセ
ットしなければならないため、このリセット動作の時間
だけ読出し動作速度が遅くなるのである。
し動作に時間がかかるという問題点がある。これは、水
平読出し線に寄生容量（ＣHS，ＣHD）が存在するため、
映像信号（合成電圧信号（ＶＤ＋ＶＳ）、暗電圧信号
（ＶＤ））を出力線に読み出す際に、前記寄生容量を充
電しなければならず、更にその後に、該寄生容量をリセ
ットしなければならないため、このリセット動作の時間
だけ読出し動作速度が遅くなるのである。
【００３２】第２に、合成電圧信号（ＶＤ＋ＶＳ）と、
暗電圧信号( ＶＤ）とをそれぞれ別々に出力するために
水平読出し線（１６ａ，１６ｂ）が２系統（２本）設け
られているが、このためにバッファアンプ（１７ａ，１
７ｂ）を２つ設けなければならず、高価になるのみなら
ず、実効的なランダム雑音が、２倍になるという問題
点が生じている。但し、記号は平方根を表わすものと
する。
暗電圧信号( ＶＤ）とをそれぞれ別々に出力するために
水平読出し線（１６ａ，１６ｂ）が２系統（２本）設け
られているが、このためにバッファアンプ（１７ａ，１
７ｂ）を２つ設けなければならず、高価になるのみなら
ず、実効的なランダム雑音が、２倍になるという問題
点が生じている。但し、記号は平方根を表わすものと
する。
【００３３】第３に、従来の固体撮像装置においては、
水平読出し線（１６ａ，１６ｂ）に寄生容量（ＣHS，Ｃ
HD）が存在するため、この寄生容量による電荷分配によ
って、信号線に読み出される映像信号（合成電圧信号
（ＶＤ＋ＶＳ）、暗電圧信号（ＶＤ））の電圧が低下し
てしまうという問題点がある。
水平読出し線（１６ａ，１６ｂ）に寄生容量（ＣHS，Ｃ
HD）が存在するため、この寄生容量による電荷分配によ
って、信号線に読み出される映像信号（合成電圧信号
（ＶＤ＋ＶＳ）、暗電圧信号（ＶＤ））の電圧が低下し
てしまうという問題点がある。
【００３４】第４に、従来の固体撮像装置に設けられて
いるバッファアンプ（１７ａ，１７ｂ）は、一般的にコ
ンデンサ（ＣＳ1 ，ＣＳ2 ，ＣＤ1 ，ＣＤ2 ）に蓄積さ
れた電荷（映像信号）が減衰しないようにするため、入
力インピーダンスは高く設計されている。即ち、従来の
固体撮像装置に備えられているバッファアンプ（１７
ａ，１７ｂ）は、映像信号のＳ／Ｎ比を良好にするため
に、入力インピーダンスは高くされている。
いるバッファアンプ（１７ａ，１７ｂ）は、一般的にコ
ンデンサ（ＣＳ1 ，ＣＳ2 ，ＣＤ1 ，ＣＤ2 ）に蓄積さ
れた電荷（映像信号）が減衰しないようにするため、入
力インピーダンスは高く設計されている。即ち、従来の
固体撮像装置に備えられているバッファアンプ（１７
ａ，１７ｂ）は、映像信号のＳ／Ｎ比を良好にするため
に、入力インピーダンスは高くされている。
【００３５】しかし、バッファアンプは、その入力イン
ピーダンスを高くすると外部からの誘導ノイズを受け易
くなり、結果的に映像信号のＳ／Ｎ比が悪くなり易いと
いう問題点が生じる。
ピーダンスを高くすると外部からの誘導ノイズを受け易
くなり、結果的に映像信号のＳ／Ｎ比が悪くなり易いと
いう問題点が生じる。
【００３６】本発明は、上記問題点に鑑みてなされたも
のであり、光電変換装置および該光電変換装置を用いた
固体撮像装置において、簡単な回路構成により固定パタ
ーン雑音が極めて的確に除去できるようにし、高品質の
光電変換装置信号を得ることを目的とする。
のであり、光電変換装置および該光電変換装置を用いた
固体撮像装置において、簡単な回路構成により固定パタ
ーン雑音が極めて的確に除去できるようにし、高品質の
光電変換装置信号を得ることを目的とする。
【００３７】また、本発明の別の目的は、上述の光電変
換装置および固体撮像装置において、光電変換信号およ
び映像信号を高速度で読出し可能とすることである。
換装置および固体撮像装置において、光電変換信号およ
び映像信号を高速度で読出し可能とすることである。
【００３８】本発明のさらに別の目的は、上述のような
光電変換装置および固体撮像装置において、回路雑音お
よび誘導雑音を低減し、以て光電変換信号および映像信
号の信号対雑音比を容易に改善できるようにすることに
ある。
光電変換装置および固体撮像装置において、回路雑音お
よび誘導雑音を低減し、以て光電変換信号および映像信
号の信号対雑音比を容易に改善できるようにすることに
ある。
【００３９】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係わる光電変換装置では、入射光を光電変
換して得た電荷を蓄積し増幅して電流として出力する光
電流増幅手段と、所定のバイアス電流を流通させる定電
流手段と、前記光電流増幅手段と前記定電流手段との間
に挿入された電流調節用増幅素子を含み、前記光電流増
幅手段の出力電流をサンプルしかつサンプルした時の前
記光電流増幅手段の出力電流が前記定電流手段のバイア
ス電流に等しくなるよう該電流調節用増幅素子のバイア
ス状態を調整しかつ保持するサンプル・ホールド機能を
有する電流調節手段とを設け、前記光電流増幅手段の蓄
積電荷をリセットした直後の暗電流、または入射光に応
じて蓄積された信号電流のどちらか一方を読み出して、
その読み出した電流が前記定電流手段の前記所定のバイ
アス電流と等しくなるように前記電流調節手段の電流調
節用増幅素子のバイアス状態をホールドさせ、その後他
方の電流を読み出して前記電流調節手段と前記定電流手
段との接続点より信号電流を取り出すよう構成する。
め、本発明に係わる光電変換装置では、入射光を光電変
換して得た電荷を蓄積し増幅して電流として出力する光
電流増幅手段と、所定のバイアス電流を流通させる定電
流手段と、前記光電流増幅手段と前記定電流手段との間
に挿入された電流調節用増幅素子を含み、前記光電流増
幅手段の出力電流をサンプルしかつサンプルした時の前
記光電流増幅手段の出力電流が前記定電流手段のバイア
ス電流に等しくなるよう該電流調節用増幅素子のバイア
ス状態を調整しかつ保持するサンプル・ホールド機能を
有する電流調節手段とを設け、前記光電流増幅手段の蓄
積電荷をリセットした直後の暗電流、または入射光に応
じて蓄積された信号電流のどちらか一方を読み出して、
その読み出した電流が前記定電流手段の前記所定のバイ
アス電流と等しくなるように前記電流調節手段の電流調
節用増幅素子のバイアス状態をホールドさせ、その後他
方の電流を読み出して前記電流調節手段と前記定電流手
段との接続点より信号電流を取り出すよう構成する。
【００４０】また、前記光電流増幅手段は、光電変換素
子と、増幅素子と、前記光電変換素子で検出および蓄積
された電荷を前記増幅素子の制御電極へ転送する転送素
子と、前記増幅素子の制御電極の電荷をリセットするス
イッチ素子とを具備し、該スイッチ素子によって前記制
御電極の電荷をリセットした直後の前記増幅素子の出力
を前記暗電流として読み出し、前記光電変換素子で検出
された電荷を前記転送素子を通じて前記増幅素子の制御
電極へ転送した後の出力を前記信号電流として読み出す
よう構成することもできる。
子と、増幅素子と、前記光電変換素子で検出および蓄積
された電荷を前記増幅素子の制御電極へ転送する転送素
子と、前記増幅素子の制御電極の電荷をリセットするス
イッチ素子とを具備し、該スイッチ素子によって前記制
御電極の電荷をリセットした直後の前記増幅素子の出力
を前記暗電流として読み出し、前記光電変換素子で検出
された電荷を前記転送素子を通じて前記増幅素子の制御
電極へ転送した後の出力を前記信号電流として読み出す
よう構成することもできる。
【００４１】さらに、前記電流調節手段は、前記光電流
増幅手段と前記定電流手段との間に挿入された電流調節
用増幅素子と、一端が該電流調節用増幅素子の制御電極
に接続され他端が接地された容量と、前記電流調節用増
幅素子の電流出力用電極と制御電極との間に接続された
サンプルスイッチ素子とを具備し、前記サンプルスイッ
チ素子がオンの時前記サンプル動作を行ない、前記サン
プルスイッチ素子がオフの時前記ホールド動作を行なう
よう構成すると好都合である。
増幅手段と前記定電流手段との間に挿入された電流調節
用増幅素子と、一端が該電流調節用増幅素子の制御電極
に接続され他端が接地された容量と、前記電流調節用増
幅素子の電流出力用電極と制御電極との間に接続された
サンプルスイッチ素子とを具備し、前記サンプルスイッ
チ素子がオンの時前記サンプル動作を行ない、前記サン
プルスイッチ素子がオフの時前記ホールド動作を行なう
よう構成すると好都合である。
【００４２】また、本発明によれば、行および列方向に
２次元マトリクス状に配列され、各々入射光に応じた電
荷を蓄積し増幅して電流信号として出力する光電流増幅
手段からなる複数の画素と、前記画素を前記マトリクス
配列の各行毎に共通に順次列方向に走査して各画素から
の電流信号を列毎に取り出すための複数の垂直読出し線
と、前記複数の垂直読出し線からの信号を順次行方向に
走査して各行毎の時系列的な信号を順次取り出すための
水平読出し線とを備えた固体撮像素子において、各々の
垂直読出し線に対応して設けられ所定のバイアス電流を
流通させる複数の定電流回路と、各々の垂直読出し線と
対応する前記定電流回路との間に挿入された電流調節用
増幅素子を含み所定のサンプル指示信号に応じて前記垂
直読出し線の出力電流が前記定電流回路で定められる所
定のバイアス電流に等しくなるよう該電流調節用増幅素
子のバイアス状態を調節しかつ保持する複数の電流調節
回路と、各々前記電流調節回路と前記定電流回路との接
続部の電流信号を前記各垂直読出し線毎に順次前記水平
読出し線に出力する水平読出しスイッチ素子を有する複
数の水平読出しスイッチ回路とを設けた構成とする。
２次元マトリクス状に配列され、各々入射光に応じた電
荷を蓄積し増幅して電流信号として出力する光電流増幅
手段からなる複数の画素と、前記画素を前記マトリクス
配列の各行毎に共通に順次列方向に走査して各画素から
の電流信号を列毎に取り出すための複数の垂直読出し線
と、前記複数の垂直読出し線からの信号を順次行方向に
走査して各行毎の時系列的な信号を順次取り出すための
水平読出し線とを備えた固体撮像素子において、各々の
垂直読出し線に対応して設けられ所定のバイアス電流を
流通させる複数の定電流回路と、各々の垂直読出し線と
対応する前記定電流回路との間に挿入された電流調節用
増幅素子を含み所定のサンプル指示信号に応じて前記垂
直読出し線の出力電流が前記定電流回路で定められる所
定のバイアス電流に等しくなるよう該電流調節用増幅素
子のバイアス状態を調節しかつ保持する複数の電流調節
回路と、各々前記電流調節回路と前記定電流回路との接
続部の電流信号を前記各垂直読出し線毎に順次前記水平
読出し線に出力する水平読出しスイッチ素子を有する複
数の水平読出しスイッチ回路とを設けた構成とする。
【００４３】この場合、前記各々の水平読出しスイッチ
回路は、前記水平読出しスイッチ素子と相補的にオンと
され、非読出し時に前記垂直読出し線の電流を流すため
の第２のスイッチ素子を具備すると好都合である。
回路は、前記水平読出しスイッチ素子と相補的にオンと
され、非読出し時に前記垂直読出し線の電流を流すため
の第２のスイッチ素子を具備すると好都合である。
【００４４】また、前記各々の垂直読出し線と前記水平
読出しスイッチ回路との間に接続され、前記電流調節回
路がサンプル動作を行っている間にオフとなって、サン
プル動作の間に前記垂直読出し線の出力電流が前記水平
読出し回路に流れ出すことを防止する複数の読出しスイ
ッチを設けることもできる。
読出しスイッチ回路との間に接続され、前記電流調節回
路がサンプル動作を行っている間にオフとなって、サン
プル動作の間に前記垂直読出し線の出力電流が前記水平
読出し回路に流れ出すことを防止する複数の読出しスイ
ッチを設けることもできる。
【００４５】また、前記各々の画素は、光電変換素子
と、増幅素子と、前記光電変換素子で検出および蓄積さ
れた電荷を前記増幅素子の制御電極へ転送する転送素子
と、前記増幅素子の制御電極の電荷をリセットするスイ
ッチ素子とを具備し、前記制御電極の電荷をリセットし
た直後の前記増幅素子の出力を前記暗電流として読出
し、前記光電変換素子で検出された電荷を前記転送素子
を通じて前記増幅素子の制御電極へ転送した後の出力を
前記信号電流として読出すものとすることもできる。
と、増幅素子と、前記光電変換素子で検出および蓄積さ
れた電荷を前記増幅素子の制御電極へ転送する転送素子
と、前記増幅素子の制御電極の電荷をリセットするスイ
ッチ素子とを具備し、前記制御電極の電荷をリセットし
た直後の前記増幅素子の出力を前記暗電流として読出
し、前記光電変換素子で検出された電荷を前記転送素子
を通じて前記増幅素子の制御電極へ転送した後の出力を
前記信号電流として読出すものとすることもできる。
【００４６】さらに、前記電流調節手段は、前記画素の
出力と前記定電流回路との間に接続された前記電流調節
用増幅素子と、一端が該電流調節用増幅素子の制御電極
に接続され他端が接地された容量と、前記電流調節用増
幅素子の電流出力用電極と制御電極との間に接続された
サンプルスイッチ素子とを具備しており、前記サンプル
スイッチ素子がオンの時前記サンプル動作を行ない、前
記サンプルスイッチ素子がオフの時前記ホールド動作を
行なうよう構成すると好都合である。
出力と前記定電流回路との間に接続された前記電流調節
用増幅素子と、一端が該電流調節用増幅素子の制御電極
に接続され他端が接地された容量と、前記電流調節用増
幅素子の電流出力用電極と制御電極との間に接続された
サンプルスイッチ素子とを具備しており、前記サンプル
スイッチ素子がオンの時前記サンプル動作を行ない、前
記サンプルスイッチ素子がオフの時前記ホールド動作を
行なうよう構成すると好都合である。
【００４７】
【作用】上記構成に係わる光電変換装置においては、例
えばまず前記光電流増幅手段の蓄積電荷をリセットした
直後の前記光電流増幅手段の出力電流即ち暗電流を前記
電流調節手段を介して定電流手段に流通させる。これに
よって、光電流増幅手段から電流調節手段を通り定電流
手段に流れる電流は該定電流手段によって規制される所
定のバイアス電流となる。この状態では、電流調節手段
における光電流増幅手段と定電流手段との間に挿入され
た増幅素子にも定電流手段によって規制される所定のバ
イアス電流が流れ、したがって該増幅素子のバイアス状
態が該増幅素子に前記所定のバイアス電流が流れる状態
に自動的に設定される。電流調節手段はこの状態での増
幅素子のバイアス状態をホールドする機能を有している
から、増幅素子のバイアス状態、例えば増幅素子がＦＥ
Ｔである場合はそのゲート電圧、をホールドする。
えばまず前記光電流増幅手段の蓄積電荷をリセットした
直後の前記光電流増幅手段の出力電流即ち暗電流を前記
電流調節手段を介して定電流手段に流通させる。これに
よって、光電流増幅手段から電流調節手段を通り定電流
手段に流れる電流は該定電流手段によって規制される所
定のバイアス電流となる。この状態では、電流調節手段
における光電流増幅手段と定電流手段との間に挿入され
た増幅素子にも定電流手段によって規制される所定のバ
イアス電流が流れ、したがって該増幅素子のバイアス状
態が該増幅素子に前記所定のバイアス電流が流れる状態
に自動的に設定される。電流調節手段はこの状態での増
幅素子のバイアス状態をホールドする機能を有している
から、増幅素子のバイアス状態、例えば増幅素子がＦＥ
Ｔである場合はそのゲート電圧、をホールドする。
【００４８】次に、前記光電流増幅手段によって入射光
を光電変換して得た電荷を蓄積し増幅して電流として出
力する。この時の出力電流は入射光に応じて蓄積された
電荷による信号電流と前記暗電流とが合成されたものと
なる。この合成出力電流は前記電流調節手段の増幅素子
を通り前記定電流手段へと流れ込むが、定電流手段は前
述のように所定のバイアス電流のみを流通させる。この
所定のバイアス電流は光電流増幅手段の蓄積電荷をリセ
ットした直後の暗電流と等しい。したがって、前記電流
調節手段と前記定電流手段との接続点より取り出した信
号電流は、前記合成出力電流から前記暗電流を減算した
ものとなり、暗電流が除去された入射光に対応する信号
電流が得られる。即ち、上記構成により暗電流の影響が
完全に除去された信号電流が得られる。
を光電変換して得た電荷を蓄積し増幅して電流として出
力する。この時の出力電流は入射光に応じて蓄積された
電荷による信号電流と前記暗電流とが合成されたものと
なる。この合成出力電流は前記電流調節手段の増幅素子
を通り前記定電流手段へと流れ込むが、定電流手段は前
述のように所定のバイアス電流のみを流通させる。この
所定のバイアス電流は光電流増幅手段の蓄積電荷をリセ
ットした直後の暗電流と等しい。したがって、前記電流
調節手段と前記定電流手段との接続点より取り出した信
号電流は、前記合成出力電流から前記暗電流を減算した
ものとなり、暗電流が除去された入射光に対応する信号
電流が得られる。即ち、上記構成により暗電流の影響が
完全に除去された信号電流が得られる。
【００４９】なお、予め前記光電流増幅手段によって入
射光に応じて蓄積された信号電流を読出し、この読出し
電流が前記定電流手段の所定のバイアス電圧と等しくな
るように電流調節手段の増幅素子のバイアス状態をホー
ルドさせ、その後前記光電流増幅手段の蓄積電荷をリセ
ットした直後の暗電流を読出して電流調節手段と定電流
手段との接続点より信号電流を取り出すことも可能であ
る。この場合は、上述の場合と信号電流の極性が逆にな
るが得られる信号電流は暗電流の影響を除去したものが
得られることは上述の場合と同様である。
射光に応じて蓄積された信号電流を読出し、この読出し
電流が前記定電流手段の所定のバイアス電圧と等しくな
るように電流調節手段の増幅素子のバイアス状態をホー
ルドさせ、その後前記光電流増幅手段の蓄積電荷をリセ
ットした直後の暗電流を読出して電流調節手段と定電流
手段との接続点より信号電流を取り出すことも可能であ
る。この場合は、上述の場合と信号電流の極性が逆にな
るが得られる信号電流は暗電流の影響を除去したものが
得られることは上述の場合と同様である。
【００５０】前記光電流増幅手段はフォトダイオードの
ような光電変換素子と、ＦＥＴのような前記増幅素子
と、光電変換素子で検出および蓄積された電荷を増幅素
子の制御電極へ転送する転送素子と、前記増幅素子の制
御電極の電荷をリセットするスイッチ素子とを設けて構
成することもできる。この場合は前記スイッチ素子によ
って増幅素子の制御電極の電荷をリセットすることがで
き、このリセットの直後の増幅素子の出力を前記暗電流
として読出せばよい。また、前記光電変換素子で検出さ
れた電荷を前記転送素子をサンプリングパルスなどによ
ってオンとして増幅素子の制御電極へ転送することがで
き、この場合の増幅素子の出力は前記信号電流として読
み出すことができる。このような構成により比較的簡単
な装置構成によりかつ特殊な素子を用いることなく光電
流増幅手段を実現することができる。
ような光電変換素子と、ＦＥＴのような前記増幅素子
と、光電変換素子で検出および蓄積された電荷を増幅素
子の制御電極へ転送する転送素子と、前記増幅素子の制
御電極の電荷をリセットするスイッチ素子とを設けて構
成することもできる。この場合は前記スイッチ素子によ
って増幅素子の制御電極の電荷をリセットすることがで
き、このリセットの直後の増幅素子の出力を前記暗電流
として読出せばよい。また、前記光電変換素子で検出さ
れた電荷を前記転送素子をサンプリングパルスなどによ
ってオンとして増幅素子の制御電極へ転送することがで
き、この場合の増幅素子の出力は前記信号電流として読
み出すことができる。このような構成により比較的簡単
な装置構成によりかつ特殊な素子を用いることなく光電
流増幅手段を実現することができる。
【００５１】さらに、前記電流調節手段は、光電流増幅
手段と定電流手段との間に挿入された前記電流調節用増
幅素子と、一端が前記電流調節用増幅素子の制御電極に
接続され他端が接地された容量と、前記電流調節用増幅
素子の電流出力用電極と制御電極との間に接続されたサ
ンプルスイッチ素子とを設けて構成した場合には、該サ
ンプルスイッチ素子がオンの時に前記サンプル動作、即
ち光電流増幅手段の出力電流をサンプルして該出力電流
が定電流手段の所定のバイアス電流に等しくなるよう前
記電流調節用増幅素子のバイアス状態を設定し、前記サ
ンプルスイッチ素子がオフの時に前記容量によって電流
調節用増幅素子の制御電極の電位を保持するホールド動
作を行なうことができる。これによって、サンプルスイ
ッチ素子のオンオフ制御をそれぞれ所望のタイミングで
行なうことによって光電流増幅手段の暗電流の検出およ
び暗電流の打ち消しを極めて容易にかつ的確に行なうこ
とが可能になる。
手段と定電流手段との間に挿入された前記電流調節用増
幅素子と、一端が前記電流調節用増幅素子の制御電極に
接続され他端が接地された容量と、前記電流調節用増幅
素子の電流出力用電極と制御電極との間に接続されたサ
ンプルスイッチ素子とを設けて構成した場合には、該サ
ンプルスイッチ素子がオンの時に前記サンプル動作、即
ち光電流増幅手段の出力電流をサンプルして該出力電流
が定電流手段の所定のバイアス電流に等しくなるよう前
記電流調節用増幅素子のバイアス状態を設定し、前記サ
ンプルスイッチ素子がオフの時に前記容量によって電流
調節用増幅素子の制御電極の電位を保持するホールド動
作を行なうことができる。これによって、サンプルスイ
ッチ素子のオンオフ制御をそれぞれ所望のタイミングで
行なうことによって光電流増幅手段の暗電流の検出およ
び暗電流の打ち消しを極めて容易にかつ的確に行なうこ
とが可能になる。
【００５２】次に、上述の構成を有する固体撮像装置に
おいては、例えば予め各行毎にあるいは全ての行に対し
て画素の蓄積電荷をリセットした直後の暗電流を各行毎
に共通に順次列方向に走査して複数の垂直読出し線に各
画素からの暗電流を読み出す。この暗電流は各列毎の電
流調節回路を通りそれぞれの定電流回路に流れる。これ
によって各垂直読出し線に対応する電流調節回路が選択
された行の各列の画素の暗電流がそれぞれの定電流回路
の所定のバイアス電流と等しくなるよう前記電流調節用
増幅素子のバイアス状態を設定しかつ保持する。
おいては、例えば予め各行毎にあるいは全ての行に対し
て画素の蓄積電荷をリセットした直後の暗電流を各行毎
に共通に順次列方向に走査して複数の垂直読出し線に各
画素からの暗電流を読み出す。この暗電流は各列毎の電
流調節回路を通りそれぞれの定電流回路に流れる。これ
によって各垂直読出し線に対応する電流調節回路が選択
された行の各列の画素の暗電流がそれぞれの定電流回路
の所定のバイアス電流と等しくなるよう前記電流調節用
増幅素子のバイアス状態を設定しかつ保持する。
【００５３】次に、選択された行の各画素の入射光に応
じた電荷を蓄積し増幅して得られた電流信号が各列の光
電流増幅手段即ち画素からそれぞれの垂直読出し線に出
力される。各垂直読出し線の出力電流は入射光に対応す
る信号電流と前記暗電流とが合成された電流であり、し
かも暗電流はそれぞれの列の定電流回路の前記所定のバ
イアス電流と等しいから、各列の電流調節回路と定電流
回路との接続部の電流信号を前記水平読出しスイッチ回
路によって順次水平読出し線に出力する。これによっ
て、水平読出し線からは各行毎に順次各列の画素の暗電
流の補正が行なわれた信号電流が出力される。
じた電荷を蓄積し増幅して得られた電流信号が各列の光
電流増幅手段即ち画素からそれぞれの垂直読出し線に出
力される。各垂直読出し線の出力電流は入射光に対応す
る信号電流と前記暗電流とが合成された電流であり、し
かも暗電流はそれぞれの列の定電流回路の前記所定のバ
イアス電流と等しいから、各列の電流調節回路と定電流
回路との接続部の電流信号を前記水平読出しスイッチ回
路によって順次水平読出し線に出力する。これによっ
て、水平読出し線からは各行毎に順次各列の画素の暗電
流の補正が行なわれた信号電流が出力される。
【００５４】このような構成および動作によって各画素
の暗電流成分が適確に補正された高品質の画像信号が得
られる。また、水平読出し線には１つの増幅回路を接続
するだけでよいから、従来のように２つの回路を使用す
るものに比較して増幅回路から発生する雑音が低減で
き、かつ装置構成も簡略化される。また、出力信号を電
力信号として取り出す電流動作を行なうことができるか
ら、水平読出し線のリセットが不要となり、動作速度が
向上する。さらに、電流動作の場合は出力増幅回路を低
インピーダンスとすることができ、誘導雑音などの低減
を図ることができる。
の暗電流成分が適確に補正された高品質の画像信号が得
られる。また、水平読出し線には１つの増幅回路を接続
するだけでよいから、従来のように２つの回路を使用す
るものに比較して増幅回路から発生する雑音が低減で
き、かつ装置構成も簡略化される。また、出力信号を電
力信号として取り出す電流動作を行なうことができるか
ら、水平読出し線のリセットが不要となり、動作速度が
向上する。さらに、電流動作の場合は出力増幅回路を低
インピーダンスとすることができ、誘導雑音などの低減
を図ることができる。
【００５５】上記固体撮像装置においては、上記各々の
水平読出しスイッチ回路に、前記水平読出しスイッチ素
子と相補的にオンとされ、非読出し時に前記垂直読出し
線の電流を流すための第２のスイッチ素子を設けると好
都合であり、この場合は水平読出しスイッチ素子で選択
された画素以外の画素からの電流を第２のスイッチ素子
を介して何らかのバイアス電源に逃がすことにより、非
読出し画素の増幅素子の出力が飽和するのを防止するこ
とができ、的確な読出し動作を可能にする。
水平読出しスイッチ回路に、前記水平読出しスイッチ素
子と相補的にオンとされ、非読出し時に前記垂直読出し
線の電流を流すための第２のスイッチ素子を設けると好
都合であり、この場合は水平読出しスイッチ素子で選択
された画素以外の画素からの電流を第２のスイッチ素子
を介して何らかのバイアス電源に逃がすことにより、非
読出し画素の増幅素子の出力が飽和するのを防止するこ
とができ、的確な読出し動作を可能にする。
【００５６】また、各垂直読出し線と前記水平読出しス
イッチ回路との間に読出しスイッチを設け、前記電流調
節回路がサンプル動作を行っている間にオフとなって、
サンプル動作の間に前記垂直読出し線の出力電流が前記
水平読出し回路に流れ出すことを防止するように構成す
ることができる。これによって、電流調節回路がホール
ド動作を行なっている読出し可能期間に垂直読出し線の
電流を水平スイッチ回路に的確に導くことができ、暗電
流の補正が行なわれた信号電流を確実に読み出すことが
可能になる。
イッチ回路との間に読出しスイッチを設け、前記電流調
節回路がサンプル動作を行っている間にオフとなって、
サンプル動作の間に前記垂直読出し線の出力電流が前記
水平読出し回路に流れ出すことを防止するように構成す
ることができる。これによって、電流調節回路がホール
ド動作を行なっている読出し可能期間に垂直読出し線の
電流を水平スイッチ回路に的確に導くことができ、暗電
流の補正が行なわれた信号電流を確実に読み出すことが
可能になる。
【００５７】また、前記各々の画素は、前述の光電変換
装置の場合と同様に、光電変換素子、増幅素子、転送素
子およびスイッチ素子によって構成することができ、特
殊な素子を使用することなく高性能の画素を実現するこ
とができる。
装置の場合と同様に、光電変換素子、増幅素子、転送素
子およびスイッチ素子によって構成することができ、特
殊な素子を使用することなく高性能の画素を実現するこ
とができる。
【００５８】さらに、前記電流調節手段も、前記光電変
換装置の場合と同様に、前記電流調節用増幅素子、容量
およびサンプルスイッチ素子によって構成することがで
き、サンプルスイッチ素子のオンオフ動作により的確に
サンプル動作およびホールド動作を行なうことが可能に
なる。
換装置の場合と同様に、前記電流調節用増幅素子、容量
およびサンプルスイッチ素子によって構成することがで
き、サンプルスイッチ素子のオンオフ動作により的確に
サンプル動作およびホールド動作を行なうことが可能に
なる。
【００５９】
【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１は、本発明の１実施例に係わる光電変換
装置の概略の構成を示す。同図の光電変換装置は、例え
ば固体撮像装置に使用された時画素となる光電流増幅部
ＰＸと、定電流回路ＱＣと、前記光電流増幅部ＰＸと前
記定電流回路ＱＣとの間に接続された電流調節回路ＣＢ
Ｃと、該電流調節回路ＣＢＣと前記定電流回路ＱＣとの
接続点と出力端子ＯＵＴとの間に主電流回路が接続され
た出力用スイッチ素子ＱＯを備えている。
説明する。図１は、本発明の１実施例に係わる光電変換
装置の概略の構成を示す。同図の光電変換装置は、例え
ば固体撮像装置に使用された時画素となる光電流増幅部
ＰＸと、定電流回路ＱＣと、前記光電流増幅部ＰＸと前
記定電流回路ＱＣとの間に接続された電流調節回路ＣＢ
Ｃと、該電流調節回路ＣＢＣと前記定電流回路ＱＣとの
接続点と出力端子ＯＵＴとの間に主電流回路が接続され
た出力用スイッチ素子ＱＯを備えている。
【００６０】光電流増幅部ＰＸは、フォトダイオードＰ
Ｄ、例えばＮチャネル電界効果トランジスタ（ＦＥＴ）
からなる増幅素子ＱＡ、転送素子ＱＴ、およびプリチャ
ージ素子ＱＰによって構成される。
Ｄ、例えばＮチャネル電界効果トランジスタ（ＦＥＴ）
からなる増幅素子ＱＡ、転送素子ＱＴ、およびプリチャ
ージ素子ＱＰによって構成される。
【００６１】フォトダイオードＰＤはカソードが電源Ｖ
ＤＤに接続され逆バイアス電圧が印加された状態となっ
ており、光電変換機能および変換された電荷を蓄積する
機能を有している。フォトダイオードＰＤのアノードは
転送素子ＱＴを構成するＰＭＯＳトランジスタのソース
電極に接続されている。
ＤＤに接続され逆バイアス電圧が印加された状態となっ
ており、光電変換機能および変換された電荷を蓄積する
機能を有している。フォトダイオードＰＤのアノードは
転送素子ＱＴを構成するＰＭＯＳトランジスタのソース
電極に接続されている。
【００６２】転送素子ＱＴを構成するＰＭＯＳトランジ
スタのドレインは増幅素子ＱＡのゲートに接続されかつ
またプリチャージ素子ＱＰのソースに接続されている。
転送素子ＱＴのゲートは転送パルスφＴを受ける。転送
素子ＱＴはフォトダイオードＰＤの電荷を増幅素子ＱＡ
のゲートに転送する素子として動作する。プリチャージ
素子ＱＰのドレインは所定のプリチャージ電圧ＶＰに接
続されている。プリチャージ素子ＱＰはＰＭＯＳトラン
ジスタからなり、そのゲートに印加される駆動パルスφ
ＲＧによってオンとされ増幅素子ＱＡのゲートをプリチ
ャージする。増幅素子ＱＡはここではＮチャネルＦＥＴ
であり、ゲート電圧に対応したソース電流が流れるソー
スフォロワとして動作する。増幅素子ＱＡのドレインは
電源ＶＤＤに接続され、ソースは電流調節回路ＣＢＣに
接続されている。
スタのドレインは増幅素子ＱＡのゲートに接続されかつ
またプリチャージ素子ＱＰのソースに接続されている。
転送素子ＱＴのゲートは転送パルスφＴを受ける。転送
素子ＱＴはフォトダイオードＰＤの電荷を増幅素子ＱＡ
のゲートに転送する素子として動作する。プリチャージ
素子ＱＰのドレインは所定のプリチャージ電圧ＶＰに接
続されている。プリチャージ素子ＱＰはＰＭＯＳトラン
ジスタからなり、そのゲートに印加される駆動パルスφ
ＲＧによってオンとされ増幅素子ＱＡのゲートをプリチ
ャージする。増幅素子ＱＡはここではＮチャネルＦＥＴ
であり、ゲート電圧に対応したソース電流が流れるソー
スフォロワとして動作する。増幅素子ＱＡのドレインは
電源ＶＤＤに接続され、ソースは電流調節回路ＣＢＣに
接続されている。
【００６３】電流調節回路ＣＢＣは、電流調節用増幅素
子ＱＢ、サンプルホールド用スイッチ素子ＱＳおよび容
量ＣＤを有している。電流調節用増幅素子ＱＢのソース
は前記光電流増幅部の増幅素子ＱＡのソースに接続され
ている。電流調節用増幅素子ＱＢのゲートは容量ＣＤを
介して接地されている。電流調節用増幅素子ＱＢはここ
ではＰＭＯＳトランジスタである。
子ＱＢ、サンプルホールド用スイッチ素子ＱＳおよび容
量ＣＤを有している。電流調節用増幅素子ＱＢのソース
は前記光電流増幅部の増幅素子ＱＡのソースに接続され
ている。電流調節用増幅素子ＱＢのゲートは容量ＣＤを
介して接地されている。電流調節用増幅素子ＱＢはここ
ではＰＭＯＳトランジスタである。
【００６４】サンプルホールド用スイッチ素子ＱＳはＮ
ＭＯＳトランジスタからなり、そのドレインは前記電流
調節用増幅素子ＱＢのドレインに、ソースは前記電流調
節用増幅素子ＱＢのゲートに接続されている。サンプル
ホールド用スイッチ素子ＱＳのゲートには後に述べるサ
ンプルホールドパルスφＳＨが供給される。
ＭＯＳトランジスタからなり、そのドレインは前記電流
調節用増幅素子ＱＢのドレインに、ソースは前記電流調
節用増幅素子ＱＢのゲートに接続されている。サンプル
ホールド用スイッチ素子ＱＳのゲートには後に述べるサ
ンプルホールドパルスφＳＨが供給される。
【００６５】定電流回路ＱＣは、ここではＮＭＯＳトラ
ンジスタからなり、そのドレインは前記電流調節回路Ｃ
ＢＣの電流調節用トランジスタＱＢのドレインに、かつ
出力素子ＱＯのドレインに接続されている。定電流回路
ＱＣのＮＭＯＳトランジスタのソースは定電位側の電源
ＶＳＳに接続され、ゲートは所定のバイアス電源ＶＣに
接続され定電流回路ＱＣに一定の電流が流れるよう構成
されている。
ンジスタからなり、そのドレインは前記電流調節回路Ｃ
ＢＣの電流調節用トランジスタＱＢのドレインに、かつ
出力素子ＱＯのドレインに接続されている。定電流回路
ＱＣのＮＭＯＳトランジスタのソースは定電位側の電源
ＶＳＳに接続され、ゲートは所定のバイアス電源ＶＣに
接続され定電流回路ＱＣに一定の電流が流れるよう構成
されている。
【００６６】出力用スイッチ素子ＱＯはここではＮＭＯ
Ｓトランジスタであり、ドレインが前記電流調節回路Ｃ
ＢＣの電流調節用増幅素子ＱＢのドレインに接続され、
ソースが出力端子ＯＵＴに接続され、ゲートは読出し用
パルスφＯＳを受ける。
Ｓトランジスタであり、ドレインが前記電流調節回路Ｃ
ＢＣの電流調節用増幅素子ＱＢのドレインに接続され、
ソースが出力端子ＯＵＴに接続され、ゲートは読出し用
パルスφＯＳを受ける。
【００６７】図１の光電変換装置においては、まず光電
流増幅部ＰＸにおいて、駆動パルスφＲＧを低レベルに
してプリチャージ素子ＱＰをオンにすると、増幅素子Ｑ
Ａのゲートはプリチャージ電圧ＶＰにバイアスされる。
次に、駆動パルスφＲＧを高レベルにしてプリチャージ
素子ＱＰをオフにしても、増幅素子ＱＡのゲートはゲー
ト寄生容量の効果でＶＰに保持される。これを画素のリ
セットと称するが、このリセット時にプリチャージ素子
ＱＰの熱雑音がリセット雑音、いわゆるＫＴＣ雑音，と
して増幅素子ＱＡのゲートに加算される。即ち、増幅素
子ＱＡのゲート電圧ＶＧＤは次式で表わされる。
流増幅部ＰＸにおいて、駆動パルスφＲＧを低レベルに
してプリチャージ素子ＱＰをオンにすると、増幅素子Ｑ
Ａのゲートはプリチャージ電圧ＶＰにバイアスされる。
次に、駆動パルスφＲＧを高レベルにしてプリチャージ
素子ＱＰをオフにしても、増幅素子ＱＡのゲートはゲー
ト寄生容量の効果でＶＰに保持される。これを画素のリ
セットと称するが、このリセット時にプリチャージ素子
ＱＰの熱雑音がリセット雑音、いわゆるＫＴＣ雑音，と
して増幅素子ＱＡのゲートに加算される。即ち、増幅素
子ＱＡのゲート電圧ＶＧＤは次式で表わされる。
【数１】ＶＧＤ＝ＶＰ＋ＶＮ ただし、ＶＮ＝（ＫＴ／Ｃ）１／２
【００６８】この場合、Ｋはボルツマン定数であり、Ｔ
は絶対温度を表わし、Ｃはゲート容量である。このよう
に画素のリセットを行なった直後の増幅素子ＱＡのソー
スに流れる電流を暗電流といい，ここではＩＤとする。
は絶対温度を表わし、Ｃはゲート容量である。このよう
に画素のリセットを行なった直後の増幅素子ＱＡのソー
スに流れる電流を暗電流といい，ここではＩＤとする。
【００６９】電流調節回路ＣＢＣのサンプルホールド用
スイッチ素子ＱＳをオンにした状態で、前記光電流増幅
部ＰＸの増幅素子ＱＡより暗電流ＩＤを流すと、この暗
電流ＩＤは電流調節用増幅素子ＱＢを通り定電流回路Ｑ
Ｃに流れる。この場合、負帰還作用によって電流調節用
増幅素子ＱＢのゲート電圧はそのドレインに定電流回路
ＱＣで決定される所定のバイアス電流ＩＢが流れるよう
に、即ち暗電流ＩＤがバイアス電流ＩＢに等しくなる用
に自動的に調節されて平衡状態になる。そして、この平
衡状態での電流調節用増幅素子ＱＢのゲート電圧が容量
ＣＤに充電される。
スイッチ素子ＱＳをオンにした状態で、前記光電流増幅
部ＰＸの増幅素子ＱＡより暗電流ＩＤを流すと、この暗
電流ＩＤは電流調節用増幅素子ＱＢを通り定電流回路Ｑ
Ｃに流れる。この場合、負帰還作用によって電流調節用
増幅素子ＱＢのゲート電圧はそのドレインに定電流回路
ＱＣで決定される所定のバイアス電流ＩＢが流れるよう
に、即ち暗電流ＩＤがバイアス電流ＩＢに等しくなる用
に自動的に調節されて平衡状態になる。そして、この平
衡状態での電流調節用増幅素子ＱＢのゲート電圧が容量
ＣＤに充電される。
【００７０】この負帰還作用について具体的に説明する
と、出力用スイッチ素子ＱＯがオフであるものとする
と、増幅素子ＱＡより流れる暗電流ＩＤが定電流回路Ｑ
Ｃで定められた所定のバイアス電流ＩＢより大きくなろ
うとすると、定電流回路ＱＣのトランジスタのドレイン
電圧が上昇する。この電圧上昇分はサンプルスイッチ素
子ＱＳを介して電流調節用トランジスタＱＢのゲート電
圧に伝達され、該ゲート電圧を上昇させる。これによっ
て、電流調節用増幅素子ＱＢのインピーダンスが上昇
し、即ちカットオフ状態により近い方向に制御され、増
幅素子ＱＡから流れる暗電流ＩＤを低減する。逆に増幅
素子ＱＡから流れる暗電流ＩＤが定電流回路ＱＣで定め
られた所定のバイアス電流ＩＢより小さい場合には、定
電流回路ＱＣのトランジスタのドレイン電圧が低くな
り、電流調節用増幅素子ＱＢのゲート電圧も低下する。
これによって電流調節用増幅素子ＱＢの内部インピーダ
ンスが低下する方向、即ちよりオン状態に近くなる方
向、に制御され暗電流ＩＤが増大する。このようにし
て、暗電流ＩＤがバイアス電流ＩＢに等しくなるように
自動的に調整されるとともに、その時の電流調節用増幅
素子ＱＢのゲート電圧が容量ＣＤによってホールドされ
る。この状態で、スイッチ素子ＱＳをオフにして、ホー
ルド状態としても電流調節用増幅素子ＱＢのゲート電圧
は変化せず該増幅素子ＱＢには定電流ＩＢが流れ続け
る。
と、出力用スイッチ素子ＱＯがオフであるものとする
と、増幅素子ＱＡより流れる暗電流ＩＤが定電流回路Ｑ
Ｃで定められた所定のバイアス電流ＩＢより大きくなろ
うとすると、定電流回路ＱＣのトランジスタのドレイン
電圧が上昇する。この電圧上昇分はサンプルスイッチ素
子ＱＳを介して電流調節用トランジスタＱＢのゲート電
圧に伝達され、該ゲート電圧を上昇させる。これによっ
て、電流調節用増幅素子ＱＢのインピーダンスが上昇
し、即ちカットオフ状態により近い方向に制御され、増
幅素子ＱＡから流れる暗電流ＩＤを低減する。逆に増幅
素子ＱＡから流れる暗電流ＩＤが定電流回路ＱＣで定め
られた所定のバイアス電流ＩＢより小さい場合には、定
電流回路ＱＣのトランジスタのドレイン電圧が低くな
り、電流調節用増幅素子ＱＢのゲート電圧も低下する。
これによって電流調節用増幅素子ＱＢの内部インピーダ
ンスが低下する方向、即ちよりオン状態に近くなる方
向、に制御され暗電流ＩＤが増大する。このようにし
て、暗電流ＩＤがバイアス電流ＩＢに等しくなるように
自動的に調整されるとともに、その時の電流調節用増幅
素子ＱＢのゲート電圧が容量ＣＤによってホールドされ
る。この状態で、スイッチ素子ＱＳをオフにして、ホー
ルド状態としても電流調節用増幅素子ＱＢのゲート電圧
は変化せず該増幅素子ＱＢには定電流ＩＢが流れ続け
る。
【００７１】以上のようにして、電流調節回路ＣＢＣを
ホールド状態にした後に転送素子ＱＴを転送パルスφＴ
によってオンにすると、フォトダイオードＰＤに蓄積さ
れていた電荷は増幅素子ＱＡのゲートに転送される。こ
れによって増幅素子ＱＡのゲート電圧ＶＧＳは次のよう
になる。
ホールド状態にした後に転送素子ＱＴを転送パルスφＴ
によってオンにすると、フォトダイオードＰＤに蓄積さ
れていた電荷は増幅素子ＱＡのゲートに転送される。こ
れによって増幅素子ＱＡのゲート電圧ＶＧＳは次のよう
になる。
【数２】ＶＧＳ＝ＶＧＤ＋ＶＳＩＧ ＶＳＩＧ＝ＱＳＩＧ／ＣＧ
【００７２】この場合、ＱＳＩＧは信号電荷の量を表わ
し、ＣＧは増幅素子ＱＡのゲート容量を示す。数式２か
ら明らかなように、増幅素子ＱＡのゲート電圧は前記暗
電圧ＶＧＤに信号電圧ＶＳＩＧが加算されたものとな
る。
し、ＣＧは増幅素子ＱＡのゲート容量を示す。数式２か
ら明らかなように、増幅素子ＱＡのゲート電圧は前記暗
電圧ＶＧＤに信号電圧ＶＳＩＧが加算されたものとな
る。
【００７３】このとき、増幅素子ＱＡはソースフォロア
として動作し、電流調整用増幅素子ＱＢはゲートが前述
のように容量ＣＤによってホールドされた一定電圧とな
っているから、ゲート接地増幅回路として動作する。こ
のため電流調節用増幅素子ＱＢのドレイン電流は、定電
流回路ＱＣのバイアス電流ＩＢに信号電流ＩＳＩＧが加
算された値になる。この電流を定電流回路ＱＣすなわち
バイアス電流発生回路に加えて、電流調節回路ＣＢＣと
定電流回路ＱＣとの接続点から出力電流を取り出すとバ
イアス電流ＩＢに等しい暗電流は定電流回路ＱＣに吸収
されて差し引かれ信号成分だけが出力される。すなわ
ち、出力用スイッチ素子ＱＯを読出し用パルスφＯＳに
よってオンとして電流調節回路ＣＢＣと定電流回路ＱＣ
との接続点から電流を取り出すと、出力端子ＯＵＴには
暗電流による成分が除去され入射光の大きさに対応する
信号電流が出力される。
として動作し、電流調整用増幅素子ＱＢはゲートが前述
のように容量ＣＤによってホールドされた一定電圧とな
っているから、ゲート接地増幅回路として動作する。こ
のため電流調節用増幅素子ＱＢのドレイン電流は、定電
流回路ＱＣのバイアス電流ＩＢに信号電流ＩＳＩＧが加
算された値になる。この電流を定電流回路ＱＣすなわち
バイアス電流発生回路に加えて、電流調節回路ＣＢＣと
定電流回路ＱＣとの接続点から出力電流を取り出すとバ
イアス電流ＩＢに等しい暗電流は定電流回路ＱＣに吸収
されて差し引かれ信号成分だけが出力される。すなわ
ち、出力用スイッチ素子ＱＯを読出し用パルスφＯＳに
よってオンとして電流調節回路ＣＢＣと定電流回路ＱＣ
との接続点から電流を取り出すと、出力端子ＯＵＴには
暗電流による成分が除去され入射光の大きさに対応する
信号電流が出力される。
【００７４】次に、図２を参照して以上のような光電変
換装置における暗電流の打ち消し動作につきさらに詳細
に説明する。図２の（ａ）に示すように、一般にＭＯＳ
トランジスタでは、ゲート電圧をＶＧ、ソース電圧をＶ
Ｓ、ゲート−ソース間のしきい値電圧をＶＴとするとド
レイン電流ＩＤは次式で表わされる。
換装置における暗電流の打ち消し動作につきさらに詳細
に説明する。図２の（ａ）に示すように、一般にＭＯＳ
トランジスタでは、ゲート電圧をＶＧ、ソース電圧をＶ
Ｓ、ゲート−ソース間のしきい値電圧をＶＴとするとド
レイン電流ＩＤは次式で表わされる。
【数３】ＩＤ＝β（ＶＧ−ＶＳ−ＶＴ）２ なお、この式においてβは所定の比例係数である。
【００７５】図２の（ｂ）は、図１の光電変換装置の主
要部の等価回路を示す。図２の（ｂ）において、トラン
ジスタＱＡは図１の増幅素子ＱＡであり、トランジスタ
ＱＢは電流調節回路ＣＢＣの電流調整用増幅素子ＱＢで
あり、これらは共に同じ参照符号で示されている。ま
た、図１の定電流回路ＱＣは、図２（ｂ）では定電流源
ＱＣとして示されている。また、図１のサンプルホール
ド用スイッチ素子ＱＳはスイッチＳ１により、出力用ス
イッチ素子ＱＯは図２ではスイッチＳ２で表わされてい
る。トランジスタＱＢのゲートとグランドなどの基準電
位との間に接続されたＣＤは前記図１の電流調節回路Ｃ
ＢＣの容量ＣＤと同じである。
要部の等価回路を示す。図２の（ｂ）において、トラン
ジスタＱＡは図１の増幅素子ＱＡであり、トランジスタ
ＱＢは電流調節回路ＣＢＣの電流調整用増幅素子ＱＢで
あり、これらは共に同じ参照符号で示されている。ま
た、図１の定電流回路ＱＣは、図２（ｂ）では定電流源
ＱＣとして示されている。また、図１のサンプルホール
ド用スイッチ素子ＱＳはスイッチＳ１により、出力用ス
イッチ素子ＱＯは図２ではスイッチＳ２で表わされてい
る。トランジスタＱＢのゲートとグランドなどの基準電
位との間に接続されたＣＤは前記図１の電流調節回路Ｃ
ＢＣの容量ＣＤと同じである。
【００７６】また、図２（ｂ）において、トランジスタ
ＱＡのドレインに流れる電流をＩＤ1 、トランジスタＱ
Ｂのドレインに流れる電流をＩＤ2 、定電流源ＱＣに流
れ込む電流をＩＢとしている。また、トランジスタＱＡ
のソースとトランジスタＱＢのソースとの接続点の電位
をＶＡ、トランジスタＱＢのゲート電圧をＶＢとする。
以上の仮定の下に、トランジスタＱＡのドレイン電流Ｉ
Ｄ1 およびトランジスタＱＢのドレイン電流ＩＤ2 を求
めると次のようになる。
ＱＡのドレインに流れる電流をＩＤ1 、トランジスタＱ
Ｂのドレインに流れる電流をＩＤ2 、定電流源ＱＣに流
れ込む電流をＩＢとしている。また、トランジスタＱＡ
のソースとトランジスタＱＢのソースとの接続点の電位
をＶＡ、トランジスタＱＢのゲート電圧をＶＢとする。
以上の仮定の下に、トランジスタＱＡのドレイン電流Ｉ
Ｄ1 およびトランジスタＱＢのドレイン電流ＩＤ2 を求
めると次のようになる。
【数４】ＩＤ1 ＝β1 （ＶＤ−ＶＡ−ＶＴ1 ）２
【数５】ＩＤ2 ＝β2 （ＶＡ−ＶＢ−ＶＴ2 ）２
【００７７】この場合、ＶＴ1 およびＶＴ2 はそれぞれ
トランジスタＱＡおよびＱＢのしきい値電圧であり、β
1 ，β2 はそれぞれトランジスタＱＡおよびＱＢの所定
の比例係数である。
トランジスタＱＡおよびＱＢのしきい値電圧であり、β
1 ，β2 はそれぞれトランジスタＱＡおよびＱＢの所定
の比例係数である。
【００７８】ＩＤ1 ＝ＩＤ2 であるから、前記数式４お
よび数式５から次式が得られる。
よび数式５から次式が得られる。
【数６】β1 （ＶＤ−ＶＡ−ＶＴ1 ）２＝β2 （ＶＡ−
ＶＢ−ＶＴ2 ）２
ＶＢ−ＶＴ2 ）２
【００７９】これを解くとＶＢが次のように求められ
る。
る。
【数７】ＶＢ＝（β1 ／β2 ）（ＶＤ−ＶＡ−ＶＴ
1 ）−（ＶＡ＋ＶＴ2 ）
1 ）−（ＶＡ＋ＶＴ2 ）
【００８０】暗電流の読み出しを行なう場合には、ＩＤ
1 ＝ＩＢであるから、前記数式４を使用して次式が得ら
れる。
1 ＝ＩＢであるから、前記数式４を使用して次式が得ら
れる。
【数８】β1 （ＶＤ−ＶＡ−ＶＴ1 ）２＝ＩＢ
【００８１】これを変形すると次式が得られる。
【数９】ＶＡ＝ＶＤ−ＶＴ1 −（ＩＢ／β1 ）
【００８２】この数式９を前記数式７に代入すると次式
が得られる。
が得られる。
【数１０】 ＶＢ＝（β1 ／β2 ）［ＶＤ−｛ＶＤ−ＶＴ1 −（ＩＢ／β1 ）｝ −ＶＴ1 ］−［｛ＶＤ−ＶＴ1 −（ＩＢ／β1 ）｝＋ＶＴ2 ］ ＝｛１／（β1 ）＋１／（β2 ）｝ＩＢ−ＶＤ＋ＶＴ1 −ＶＴ2
【００８３】このようにして得られた数式１０で表わさ
れる電圧ＶＢが容量ＣＤに充電されることになる。
れる電圧ＶＢが容量ＣＤに充電されることになる。
【００８４】次に、転送素子ＱＴ（図１）をオンにして
フォトダイオードＰＤ（図１）に蓄積されていた電荷を
トランジスタＱＡのゲートに転送した場合には、各トラ
ンジスタＱＡおよびＱＢのドレイン電流ＩＤＳ1 および
ＩＤＳ2 はそれぞれ次のように表わされる。
フォトダイオードＰＤ（図１）に蓄積されていた電荷を
トランジスタＱＡのゲートに転送した場合には、各トラ
ンジスタＱＡおよびＱＢのドレイン電流ＩＤＳ1 および
ＩＤＳ2 はそれぞれ次のように表わされる。
【数１１】 ＩＤＳ1 ＝β1 （ＶＰ＋ＶＤ−ＶＡＳ−ＶＴ1 ）２
【数１２】ＩＤＳ2 ＝β2 （ＶＡＳ−ＶＢ＋ＶＴ2 ）２
【００８５】この場合、トランジスタＱＡのゲート電圧
は前記暗電流の読み出しの場合のゲート電圧ＶＤに入射
光に対応した信号成分ＶＰを加算した値ＶＰ＋ＶＤとな
っているが、トランジスタＱＢのゲート電圧ＶＢは暗電
流読出し時に容量ＣＤに充電された電圧を保持している
から変わっていない。またＶＡＳはトランジスタＱＡの
ソースとトランジスタＱＢとのソースとの接続点Ａの電
圧を示している。
は前記暗電流の読み出しの場合のゲート電圧ＶＤに入射
光に対応した信号成分ＶＰを加算した値ＶＰ＋ＶＤとな
っているが、トランジスタＱＢのゲート電圧ＶＢは暗電
流読出し時に容量ＣＤに充電された電圧を保持している
から変わっていない。またＶＡＳはトランジスタＱＡの
ソースとトランジスタＱＢとのソースとの接続点Ａの電
圧を示している。
【００８６】この場合もトランジスタＱＡとＱＢのドレ
イン電流は等しいから、前記数式１１および数式１２か
らＩＤＳ1 ＝ＩＤＳ2 とすると次式が得られる。
イン電流は等しいから、前記数式１１および数式１２か
らＩＤＳ1 ＝ＩＤＳ2 とすると次式が得られる。
【数１３】β1 （ＶＰ＋ＶＤ−ＶＡＳ−ＶＴ1 ）＝
β2 （ＶＡＳ−ＶＢ＋ＶＴ2 ）
β2 （ＶＡＳ−ＶＢ＋ＶＴ2 ）
【００８７】この式よりノードＡの電圧ＶＡＳを求める
と次のようになる。
と次のようになる。
【数１４】ＶＡＳ＝｛β1 （ＶＰ＋ＶＤ−ＶＴ1 ）＋
β2 （ＶＢ−ＶＴ2 ）｝／（β1 ＋β2 ）
β2 （ＶＢ−ＶＴ2 ）｝／（β1 ＋β2 ）
【００８８】また、数式１４を前記数式１１に代入して
トランジスタＱＡのドレイン電流ＩＤＳ1 を求めると次
のようになる。
トランジスタＱＡのドレイン電流ＩＤＳ1 を求めると次
のようになる。
【数１５】 ＩＤＳ1 ＝β1 ［ＶＤ＋ＶＰ−｛β1 （ＶＤ＋ＶＰ−ＶＴ1 ） ＋β2 （ＶＢ−ＶＴ2 ）｝／（β1 ＋β2 ）−ＶＴ1 ］２ ＝［β1 ・β2 ／（β1 ＋β2 ）２］ ・｛ＶＰ＋（ＶＤ−ＶＢ−ＶＴ1 ＋ＶＴ2 ）｝２
【００８９】このようにして得られた数式１５に前記数
式１０のＶＢを代入すると次式が得られる。
式１０のＶＢを代入すると次式が得られる。
【数１６】 ＩＤＳ1 ＝［β1 ・β2 ／（β1 ＋β2 ）２］［ＶＰ＋ＶＤ−ＶＴ1 ＋ＶＴ2 −｛（１／β1 ＋１／β2 ）ＩＢ−ＶＤ＋ＶＴ1 −ＶＴ2 ｝］２ ＝［β1 ・β2 ／（β1 ＋β2 ）２］ ・［ＶＰ＋（１／β1 ＋１／β2 ）ＩＢ］２ ＝Ｂ｛ＶＰ＋ＩＢ・１／Ｂ｝２ ただし、Ｂ＝β1 ・β2 ／（β1 ＋β2 ）２
【００９０】 このとき、１／β1 ＋１／β2 ＝１／Ｂ
【００９１】出力電流Ｉｏｕｔは、トランジスタＱＢと
定電流源ＱＣとの接続点よりスイッチＳ２をオンとして
取り出されるから次のようになる。
定電流源ＱＣとの接続点よりスイッチＳ２をオンとして
取り出されるから次のようになる。
【数１７】 Ｉｏｕｔ＝ＩＤＳ1 −ＩＢ ＝Ｂ・ＶＰ２＋２ＶＰ・（Ｂ・ＩＢ）
【００９２】この数式１７から明らかなように、出力電
流Ｉｏｕｔは暗電流読出し時のトランジスタＱＡのゲー
ト電圧ＶＤの成分は除去されており、したがって暗電流
の補正が完全に行なわれていることを示している。ま
た、固定パターン雑音の主な原因となるしきい値電圧Ｖ
Ｔ1 ，ＴＴ2 の成分も除去されており、各トランジスタ
ＱＡ，ＱＢのしきい値電圧のばらつきの影響が完全に打
ち消されて除去されている。
流Ｉｏｕｔは暗電流読出し時のトランジスタＱＡのゲー
ト電圧ＶＤの成分は除去されており、したがって暗電流
の補正が完全に行なわれていることを示している。ま
た、固定パターン雑音の主な原因となるしきい値電圧Ｖ
Ｔ1 ，ＴＴ2 の成分も除去されており、各トランジスタ
ＱＡ，ＱＢのしきい値電圧のばらつきの影響が完全に打
ち消されて除去されている。
【００９３】図３は、図１の光電変換装置を使用した固
体撮像装置の回路構成を示す。図３においては、説明の
簡略化のため２画素×２画素の固体撮像装置の例を示し
ている。また、図３において、図１と同じ構成要素には
同じ参照符号を使用している。
体撮像装置の回路構成を示す。図３においては、説明の
簡略化のため２画素×２画素の固体撮像装置の例を示し
ている。また、図３において、図１と同じ構成要素には
同じ参照符号を使用している。
【００９４】各々の画素ＰＸ１１，ＰＸ１２，ＰＸ２
１，ＰＸ２２は、それぞれ図１の光電流増幅部ＰＸと同
じ要素から構成されかつ各要素の内部接続も図１と同じ
である。各画素ＰＸ１１，ＰＸ２１の増幅素子ＱＡのソ
ースは垂直読出し線２ａに接続され、また画素ＰＸ１
２，ＰＸ２２の増幅素子ＱＡのソースは共に垂直読出し
線２ｂに接続されている。各画素ＰＸ１１，…，ＰＸ２
２の増幅素子ＱＡのドレインは電源電圧ＶＤＤに共通に
接続されている。また、同じ行の画素の転送素子ＱＴの
ゲートはそれぞれ一緒に接続されて垂直駆動回路２４の
対応する行の転送パルス（φＴ）出力に接続されてい
る。さらに、各画素ＰＸ１１，…，ＰＸ２２のプリチャ
ージ素子ＱＰのゲートは共通に接続されプリチャージ用
制御信号φＲＧを受けるよう構成されている。
１，ＰＸ２２は、それぞれ図１の光電流増幅部ＰＸと同
じ要素から構成されかつ各要素の内部接続も図１と同じ
である。各画素ＰＸ１１，ＰＸ２１の増幅素子ＱＡのソ
ースは垂直読出し線２ａに接続され、また画素ＰＸ１
２，ＰＸ２２の増幅素子ＱＡのソースは共に垂直読出し
線２ｂに接続されている。各画素ＰＸ１１，…，ＰＸ２
２の増幅素子ＱＡのドレインは電源電圧ＶＤＤに共通に
接続されている。また、同じ行の画素の転送素子ＱＴの
ゲートはそれぞれ一緒に接続されて垂直駆動回路２４の
対応する行の転送パルス（φＴ）出力に接続されてい
る。さらに、各画素ＰＸ１１，…，ＰＸ２２のプリチャ
ージ素子ＱＰのゲートは共通に接続されプリチャージ用
制御信号φＲＧを受けるよう構成されている。
【００９５】前記垂直読出し線２２ａ，２２ｂには、そ
れぞれ図１のものと同じ構成を有する電流調節回路ＣＢ
Ｃが接続されている。各々の垂直読出し線２２ａ，２２
ｂに接続された電流調節回路ＣＢＣの構成要素および内
部接続は図１の電流調節回路ＣＢＣと同じである。各電
流調節回路ＣＢＣのサンプルホールド用スイッチ素子Ｑ
Ｓのゲートは共にサンプルホールドパルスφＳＨを受け
るよう接続されている。
れぞれ図１のものと同じ構成を有する電流調節回路ＣＢ
Ｃが接続されている。各々の垂直読出し線２２ａ，２２
ｂに接続された電流調節回路ＣＢＣの構成要素および内
部接続は図１の電流調節回路ＣＢＣと同じである。各電
流調節回路ＣＢＣのサンプルホールド用スイッチ素子Ｑ
Ｓのゲートは共にサンプルホールドパルスφＳＨを受け
るよう接続されている。
【００９６】各電流調節回路ＣＢＣの電流調節用増幅素
子ＱＢのドレインは各列ごとに設けられた定電流回路Ｑ
ＣのＭＯＳトランジスタのドレインに接続され、かつさ
らにそれぞれの列ごとに設けられた出力用スイッチ素子
ＱＯのドレインにそれぞれ接続されている。出力用スイ
ッチ素子ＱＯのゲートは共通に読出し用パルスφＯＳを
受けるよう接続されている。
子ＱＢのドレインは各列ごとに設けられた定電流回路Ｑ
ＣのＭＯＳトランジスタのドレインに接続され、かつさ
らにそれぞれの列ごとに設けられた出力用スイッチ素子
ＱＯのドレインにそれぞれ接続されている。出力用スイ
ッチ素子ＱＯのゲートは共通に読出し用パルスφＯＳを
受けるよう接続されている。
【００９７】各列の出力用スイッチ素子ＱＯのソース
は、水平読出し用スイッチ素子ＱＨおよびシャント用ス
イッチ素子ＱＸのドレインに接続され、これら各スイッ
チ素子ＱＨおよびＱＸのソースはそれぞれ水平読出し線
２６およびグランドなどのバイアス電源ＶＲに接続され
たバイアス電源線２８に接続されている。水平読出し線
２６およびバイアス電源線２８は出力増幅器３０の、例
えば、非反転入力および反転入力にそれぞれ接続されて
いる。
は、水平読出し用スイッチ素子ＱＨおよびシャント用ス
イッチ素子ＱＸのドレインに接続され、これら各スイッ
チ素子ＱＨおよびＱＸのソースはそれぞれ水平読出し線
２６およびグランドなどのバイアス電源ＶＲに接続され
たバイアス電源線２８に接続されている。水平読出し線
２６およびバイアス電源線２８は出力増幅器３０の、例
えば、非反転入力および反転入力にそれぞれ接続されて
いる。
【００９８】また、各列の水平読出し用スイッチ素子Ｑ
Ｈおよびシャント用スイッチ素子ＱＸのゲートにはそれ
ぞれ、水平駆動回路３２からの水平駆動パルスφＨおよ
び該パルスφＨをインバータ３４にて反転した反転水平
駆動パルスが供給されている。したがって、スイッチ素
子ＱＨとＱＸとは相補的に動作する。
Ｈおよびシャント用スイッチ素子ＱＸのゲートにはそれ
ぞれ、水平駆動回路３２からの水平駆動パルスφＨおよ
び該パルスφＨをインバータ３４にて反転した反転水平
駆動パルスが供給されている。したがって、スイッチ素
子ＱＨとＱＸとは相補的に動作する。
【００９９】次に、図４のタイミング図を参照して図３
の固体撮像装置の動作を説明する。
の固体撮像装置の動作を説明する。
【０１００】（１）期間Ｔ1 は画素のリセット期間であ
り、制御パルス信号φＲＧにより全画素のプリチャージ
素子ＱＰをオンにする。このとき、垂直駆動回路２４は
選択行の画素の駆動信号φＲＤ1 を例えば高レベルの電
圧ＶＰＨとし、非選択行の駆動信号φＲＤ2 の電位を例
えば低レベルの電圧ＶＰＬとする。したがって、選択さ
れた行の画素、例えばＰＸ１１，ＰＸ１２、のプリチャ
ージ素子ＱＰのドレイン、したがって増幅素子ＱＡのゲ
ートはＶＰＨとなり、非選択行の画素、例えばＰＸ２
１，ＰＸ２２、の増幅素子ＱＡのゲートはＶＰＬにバイ
アスされる。
り、制御パルス信号φＲＧにより全画素のプリチャージ
素子ＱＰをオンにする。このとき、垂直駆動回路２４は
選択行の画素の駆動信号φＲＤ1 を例えば高レベルの電
圧ＶＰＨとし、非選択行の駆動信号φＲＤ2 の電位を例
えば低レベルの電圧ＶＰＬとする。したがって、選択さ
れた行の画素、例えばＰＸ１１，ＰＸ１２、のプリチャ
ージ素子ＱＰのドレイン、したがって増幅素子ＱＡのゲ
ートはＶＰＨとなり、非選択行の画素、例えばＰＸ２
１，ＰＸ２２、の増幅素子ＱＡのゲートはＶＰＬにバイ
アスされる。
【０１０１】その後、駆動信号φＲＧを高レベルにして
各プリチャージ素子ＱＰをオフにしても、図示しない寄
生容量の効果で、選択画素のゲート電圧はＶＰＨ、非選
択画素のゲート電圧はＶＰＬにバイアスされたまま保持
される。このバイアス電圧は、選択画素の増幅素子ＱＡ
はオンになって暗電流が流れるが、非選択画素の増幅素
子ＱＡのゲートは深くバイアスされてカットオフとなる
ように設定されている。
各プリチャージ素子ＱＰをオフにしても、図示しない寄
生容量の効果で、選択画素のゲート電圧はＶＰＨ、非選
択画素のゲート電圧はＶＰＬにバイアスされたまま保持
される。このバイアス電圧は、選択画素の増幅素子ＱＡ
はオンになって暗電流が流れるが、非選択画素の増幅素
子ＱＡのゲートは深くバイアスされてカットオフとなる
ように設定されている。
【０１０２】したがって、このような選択行の画素の暗
電流が各列ごとにそれぞれの電流調節回路ＣＢＣに加え
られる。この暗電流は前述のようにリセット雑音電流を
含んだものである。このように暗電流を電流調節回路に
加え、サンプルホールド用スイッチ素子ＱＳをオンにし
ておくと、前述のように各列の選択行の画素の暗電流Ｉ
Ｄがそれぞれの列の定電流回路のバイアス電流ＩＢに等
しくなるように自動バイアスされる。なお、暗電流ＩＤ
およびバイアス電流ＩＢは各列ごとに多少のばらつきが
あってもよい。
電流が各列ごとにそれぞれの電流調節回路ＣＢＣに加え
られる。この暗電流は前述のようにリセット雑音電流を
含んだものである。このように暗電流を電流調節回路に
加え、サンプルホールド用スイッチ素子ＱＳをオンにし
ておくと、前述のように各列の選択行の画素の暗電流Ｉ
Ｄがそれぞれの列の定電流回路のバイアス電流ＩＢに等
しくなるように自動バイアスされる。なお、暗電流ＩＤ
およびバイアス電流ＩＢは各列ごとに多少のばらつきが
あってもよい。
【０１０３】（２）期間Ｔ2 はホールド期間であり、サ
ンプルホールドパルスφＳＨにより各列の電流調節回路
のサンプルホールド用スイッチ素子ＱＳをオン状態から
オフ状態にして、各電流調節回路ＣＢＣにバイアス電流
ＩＢをホールドさせる。このとき、読出し用パルスφＯ
Ｓは、サンプルホールドパルスφＳＨと相補的に動作し
ており、電流調節回路ＣＢＣのホールド時には読出し用
ＭＯＳトランジスタＱＯはオンになって出力側に接続さ
れる。
ンプルホールドパルスφＳＨにより各列の電流調節回路
のサンプルホールド用スイッチ素子ＱＳをオン状態から
オフ状態にして、各電流調節回路ＣＢＣにバイアス電流
ＩＢをホールドさせる。このとき、読出し用パルスφＯ
Ｓは、サンプルホールドパルスφＳＨと相補的に動作し
ており、電流調節回路ＣＢＣのホールド時には読出し用
ＭＯＳトランジスタＱＯはオンになって出力側に接続さ
れる。
【０１０４】（３）期間Ｔ3 は転送期間であり、選択画
素、例えばＰＸ１１，ＰＸ１２、に対して垂直駆動回路
２４より転送パルスφＴ1 を加えてフォトダイオードＰ
Ｄの信号電荷をそれぞれの増幅素子ＱＡのゲートに転送
する。そして、選択行の画素の増幅素子の出力をそれぞ
れの列の電流調節回路ＣＢＣに加えると、前述のように
電流調節回路ＣＢＣの出力電流は信号分だけ増加する
が、暗電流成分は各列の定電流回路のトランジスタＱＣ
に吸収される。したがって、出力側に流れる電流は映像
信号成分だけになる。
素、例えばＰＸ１１，ＰＸ１２、に対して垂直駆動回路
２４より転送パルスφＴ1 を加えてフォトダイオードＰ
Ｄの信号電荷をそれぞれの増幅素子ＱＡのゲートに転送
する。そして、選択行の画素の増幅素子の出力をそれぞ
れの列の電流調節回路ＣＢＣに加えると、前述のように
電流調節回路ＣＢＣの出力電流は信号分だけ増加する
が、暗電流成分は各列の定電流回路のトランジスタＱＣ
に吸収される。したがって、出力側に流れる電流は映像
信号成分だけになる。
【０１０５】（４）期間Ｔ4 は水平読出し期間であり、
水平駆動回路３２より順次各列の水平読出し用スイッチ
素子ＱＨを走査して映像信号電流を読み出す。例えば水
平読出しパルスφＨ1 を高レベルにすると、垂直信号線
２２ａに対応する水平読出し用スイッチ素子ＱＨがオン
となり、前述の映像信号電流が水平読出し線２６に流
れ、増幅器３０によって増幅されて出力電圧ＶＯとして
出力される。なお、水平読出し用スイッチ素子ＱＨで選
択された画素以外はシャント用スイッチ素子ＱＸをオン
として各列の出力電流をバイアス電源ＶＲに逃がすこと
により、非選択列の画素の増幅素子の出力が飽和するの
を防止している。以上のようにして、順次各行および列
の画素を選択して各画素の入射光に対応する映像信号を
増幅器３０から出力する。
水平駆動回路３２より順次各列の水平読出し用スイッチ
素子ＱＨを走査して映像信号電流を読み出す。例えば水
平読出しパルスφＨ1 を高レベルにすると、垂直信号線
２２ａに対応する水平読出し用スイッチ素子ＱＨがオン
となり、前述の映像信号電流が水平読出し線２６に流
れ、増幅器３０によって増幅されて出力電圧ＶＯとして
出力される。なお、水平読出し用スイッチ素子ＱＨで選
択された画素以外はシャント用スイッチ素子ＱＸをオン
として各列の出力電流をバイアス電源ＶＲに逃がすこと
により、非選択列の画素の増幅素子の出力が飽和するの
を防止している。以上のようにして、順次各行および列
の画素を選択して各画素の入射光に対応する映像信号を
増幅器３０から出力する。
【０１０６】以上のように本発明の読出し方式では、水
平読出し線の電位が増幅器３０の仮想接地作用（イマー
ジナリーショート）により、常に一定の電圧ＶＲに維持
されている。よって、水平読出し線は電位の変動が無
い。即ち、水平読出し線には寄生容量に充放電される電
荷は無い。このため、従来技術では、各垂直読出し線か
ら出力電流を読み出すたびに行っていた水平読出し線の
寄生容量のリセットが不要となり、高速化が可能とな
る。
平読出し線の電位が増幅器３０の仮想接地作用（イマー
ジナリーショート）により、常に一定の電圧ＶＲに維持
されている。よって、水平読出し線は電位の変動が無
い。即ち、水平読出し線には寄生容量に充放電される電
荷は無い。このため、従来技術では、各垂直読出し線か
ら出力電流を読み出すたびに行っていた水平読出し線の
寄生容量のリセットが不要となり、高速化が可能とな
る。
【０１０７】なお、各画素の増幅素子としては、上記実
施例のＭＯＳ型などの電界効果トランジスタに限定され
るものではなく、他の形式のＭＯＳトランジスタやバイ
ポーラトランジスタであっても、ゲートやベースなどの
制御電極の電圧でドレインやコレクタなどの出力電流が
制御できる素子であれば問題なく適用でき、またそれら
を混在使用してもよい。
施例のＭＯＳ型などの電界効果トランジスタに限定され
るものではなく、他の形式のＭＯＳトランジスタやバイ
ポーラトランジスタであっても、ゲートやベースなどの
制御電極の電圧でドレインやコレクタなどの出力電流が
制御できる素子であれば問題なく適用でき、またそれら
を混在使用してもよい。
【０１０８】図５は、ＳＩＴを画素として使用した本発
明の他の実施例の固体撮像装置の構成を示す。図５の装
置では、図３の画素ＰＸ１１，…，ＰＸ２２の代わりに
ＳＩＴ Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２を使用してい
る。図５の装置において、垂直駆動回路３４および画素
マトリクス部分より図面上方に示されている、電流調節
回路ＣＢＣ、定電流回路ＱＣ、水平駆動回路３２、その
他は図３のものと同じでよい。
明の他の実施例の固体撮像装置の構成を示す。図５の装
置では、図３の画素ＰＸ１１，…，ＰＸ２２の代わりに
ＳＩＴ Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２を使用してい
る。図５の装置において、垂直駆動回路３４および画素
マトリクス部分より図面上方に示されている、電流調節
回路ＣＢＣ、定電流回路ＱＣ、水平駆動回路３２、その
他は図３のものと同じでよい。
【０１０９】各ＳＩＴトランジスタＳ１１，Ｓ１２，Ｓ
２１，Ｓ２２のソースは各列ごとにそれぞれの垂直読出
し線２２ａ，２２ｂに共通に接続されており、ドレイン
は電源電圧ＶＤＤが共通に接続されている。また、各Ｓ
ＩＴトランジスタＳ１１，…，Ｓ２２のゲートは、各行
ごとに垂直駆動回路３４によって走査されるクロックラ
イン３６ａ，３６ｂにそれぞれ共通接続され、垂直駆動
回路３４から供給される電圧駆動パルスφＶ1 ，φＶ2
によって行単位で駆動されるようになっている。
２１，Ｓ２２のソースは各列ごとにそれぞれの垂直読出
し線２２ａ，２２ｂに共通に接続されており、ドレイン
は電源電圧ＶＤＤが共通に接続されている。また、各Ｓ
ＩＴトランジスタＳ１１，…，Ｓ２２のゲートは、各行
ごとに垂直駆動回路３４によって走査されるクロックラ
イン３６ａ，３６ｂにそれぞれ共通接続され、垂直駆動
回路３４から供給される電圧駆動パルスφＶ1 ，φＶ2
によって行単位で駆動されるようになっている。
【０１１０】前記垂直読出し線２２ａ，２２ｂの一端
は、前述のように、それぞれの電流調節回路ＣＢＣの電
流調節用増幅素子ＱＢのソースに接続されている。
は、前述のように、それぞれの電流調節回路ＣＢＣの電
流調節用増幅素子ＱＢのソースに接続されている。
【０１１１】また、垂直読出し線２２ａ，２２ｂの他端
側はそれぞれの列ごとにリセット用ＭＯＳトランジスタ
ＴＲを介して電源ＶＳＳに接続されている。各リセット
用トランジスタＴＲのゲートは共通のリセットパルスφ
ＲＶによって制御される。
側はそれぞれの列ごとにリセット用ＭＯＳトランジスタ
ＴＲを介して電源ＶＳＳに接続されている。各リセット
用トランジスタＴＲのゲートは共通のリセットパルスφ
ＲＶによって制御される。
【０１１２】図５の固体撮像装置においても、前記図３
の固体撮像装置の場合と同様に、垂直駆動回路３４によ
って選択された行の行ライン、例えば３６ａ、に駆動パ
ルス、例えばφＶ1 、を印加して選択行のＳＩＴ、例え
ばＳ１１，Ｓ１２、をオンとして各ＳＩＴのソースから
垂直読出し線２２ａ，２２ｂに映像信号を出力する。
の固体撮像装置の場合と同様に、垂直駆動回路３４によ
って選択された行の行ライン、例えば３６ａ、に駆動パ
ルス、例えばφＶ1 、を印加して選択行のＳＩＴ、例え
ばＳ１１，Ｓ１２、をオンとして各ＳＩＴのソースから
垂直読出し線２２ａ，２２ｂに映像信号を出力する。
【０１１３】ただし、ＳＩＴの場合には、電荷蓄積部と
増幅部とが分離されていないので前記図３の固体撮像装
置のように先に暗電流を読み出して、その直後に信号電
荷を増幅素子に転送して信号電流を読み出すことは困難
である。このため、図５の撮像装置では、読出しの順序
としては従来例と同様に、合成信号電流を先に読み出し
て電流調節回路ＣＢＣに記憶させ、続いて画素のリセッ
ト後の暗電流を読み出す。
増幅部とが分離されていないので前記図３の固体撮像装
置のように先に暗電流を読み出して、その直後に信号電
荷を増幅素子に転送して信号電流を読み出すことは困難
である。このため、図５の撮像装置では、読出しの順序
としては従来例と同様に、合成信号電流を先に読み出し
て電流調節回路ＣＢＣに記憶させ、続いて画素のリセッ
ト後の暗電流を読み出す。
【０１１４】すなわち各電流調節回路ＣＢＣにおいて、
合成信号電流が定電流回路ＱＣのバイアス電流ＩＢと等
しくなるように容量ＣＤによって電流調節用増幅素子Ｑ
Ｂのゲート電圧を保持する。この状態で、画素のリセッ
トを行ない暗電流を読み出せば、出力電流の極性は逆に
なるが固定パターン雑音の除去された信号成分を同様に
取り出すことができる。なお、各ＳＩＴのリセットは、
周知のように、リセット用トランジスタＴＲを駆動パル
スφＲＶによってオンとした後、ＳＩＴのゲートに所定
のリセットレベルの電圧を印加することによって行なう
ことができる。図５の装置のその他の動作は図３に関し
て前述したのと同様に行なわれる。
合成信号電流が定電流回路ＱＣのバイアス電流ＩＢと等
しくなるように容量ＣＤによって電流調節用増幅素子Ｑ
Ｂのゲート電圧を保持する。この状態で、画素のリセッ
トを行ない暗電流を読み出せば、出力電流の極性は逆に
なるが固定パターン雑音の除去された信号成分を同様に
取り出すことができる。なお、各ＳＩＴのリセットは、
周知のように、リセット用トランジスタＴＲを駆動パル
スφＲＶによってオンとした後、ＳＩＴのゲートに所定
のリセットレベルの電圧を印加することによって行なう
ことができる。図５の装置のその他の動作は図３に関し
て前述したのと同様に行なわれる。
【０１１５】なお、本発明に係わる固体撮像装置の画素
としては、上述のような各種ＦＥＴ、ＭＯＳトランジス
タ、ＳＩＴの他にＡＭＩ、ＣＭＤやＢＡＳＩＳなどの固
体撮像装置の増幅部も使用できる。ただし、電荷蓄積部
と増幅部が分離されていない画素を使用する場合は、前
述のように先に暗電流を読み出して、その直後に信号電
荷を増幅素子に転送して信号電流を読み出すことは困難
であるから、合成信号電流を先に読み出して電流調節回
路に記憶させ、続いて画素のリセット後の暗電流を読み
出す。
としては、上述のような各種ＦＥＴ、ＭＯＳトランジス
タ、ＳＩＴの他にＡＭＩ、ＣＭＤやＢＡＳＩＳなどの固
体撮像装置の増幅部も使用できる。ただし、電荷蓄積部
と増幅部が分離されていない画素を使用する場合は、前
述のように先に暗電流を読み出して、その直後に信号電
荷を増幅素子に転送して信号電流を読み出すことは困難
であるから、合成信号電流を先に読み出して電流調節回
路に記憶させ、続いて画素のリセット後の暗電流を読み
出す。
【０１１６】なお、上記実施例では、単一の光電変換装
置および２次元の画素マトリクスを有する固体撮像装置
につき説明したが、本発明はこれらの場合に限定され
ず、例えば１次元のラインセンサに適用しても同様に固
定パターン雑音およびランダム雑音の低減に効果がある
ことは明かである。
置および２次元の画素マトリクスを有する固体撮像装置
につき説明したが、本発明はこれらの場合に限定され
ず、例えば１次元のラインセンサに適用しても同様に固
定パターン雑音およびランダム雑音の低減に効果がある
ことは明かである。
【０１１７】
【発明の効果】以上のように、本発明によれば、簡単な
回路構成で固定パターン雑音をほぼ完全に除去すること
が可能になり、きわめて高品質の光電変換信号または映
像出力信号を得ることが可能になる。
回路構成で固定パターン雑音をほぼ完全に除去すること
が可能になり、きわめて高品質の光電変換信号または映
像出力信号を得ることが可能になる。
【０１１８】また、図６に示された固体撮像装置などの
従来の固体撮像装置では出力増幅回路が２つ必要であっ
たが、本発明では読出し用の増幅回路が１つで済むの
で、増幅回路から発生する雑音が従来の１／２に低減
する。また、ハードウェア構成が簡単になりかつコスト
も低下する。
従来の固体撮像装置では出力増幅回路が２つ必要であっ
たが、本発明では読出し用の増幅回路が１つで済むの
で、増幅回路から発生する雑音が従来の１／２に低減
する。また、ハードウェア構成が簡単になりかつコスト
も低下する。
【０１１９】さらに、従来の電圧処理を使用する固体撮
像装置の場合には、水平読出し線のリセットを行なう必
要があるため、動作速度の低下を招いていたが、本発明
のように読出し信号を電流処理する場合には水平読出し
線のリセット動作が不要であり、したがって動作速度が
向上する。
像装置の場合には、水平読出し線のリセットを行なう必
要があるため、動作速度の低下を招いていたが、本発明
のように読出し信号を電流処理する場合には水平読出し
線のリセット動作が不要であり、したがって動作速度が
向上する。
【０１２０】さらに、従来の装置のように電圧処理を行
なう場合には、読出し用の増幅器として高入力インピー
ダンスの増幅回路が必要であったため誘導雑音の影響を
受け易かったが、本発明では、電流動作のため読出し用
の増幅回路は低入力インピーダンスのものが使用でき
る。したがって、誘導雑音、いわゆるクロストーク雑音
が軽減され、より高品質の出力信号が得られる。
なう場合には、読出し用の増幅器として高入力インピー
ダンスの増幅回路が必要であったため誘導雑音の影響を
受け易かったが、本発明では、電流動作のため読出し用
の増幅回路は低入力インピーダンスのものが使用でき
る。したがって、誘導雑音、いわゆるクロストーク雑音
が軽減され、より高品質の出力信号が得られる。
【図１】本発明の一実施例に係わる光電変換装置の概略
の構成を示す電気回路図である。
の構成を示す電気回路図である。
【図２】図１の光電変換装置における暗電流の打ち消し
動作を説明するための等価回路図である。
動作を説明するための等価回路図である。
【図３】本発明の一実施例に係わる固体撮像装置の概略
の構成を示す電気回路図である。
の構成を示す電気回路図である。
【図４】図３の装置の動作を説明するためのタイミング
図である。
図である。
【図５】本発明の別の実施例に係わる固体撮像装置の概
略の構成を示す電気回路図である。
略の構成を示す電気回路図である。
【図６】従来の固体撮像装置の概略の構成を示す電気回
路図である。
路図である。
【図７】図６の装置の動作を説明するためのタイミング
図である。
図である。
ＰＤ フォトダイオード ＱＡ 増幅素子 ＱＴ 転送素子 ＱＰ プリチャージ素子 ＰＸ 光電流増幅部または画素 ＣＢＣ 電流調節回路 ＱＢ 電流調節用増幅素子 ＱＳ サンプルホールド用スイッチ素子 ＣＤ サンプルホールド用容量 ＱＣ 定電流素子 ＱＯ 出力用スイッチ素子 ＰＸ１１，ＰＸ１２，ＰＸ２１，ＰＸ２２ 画素 ２２ａ，２２ｂ 垂直読出し線 ２４ 垂直駆動回路 ２６ 水平読出し線 ２８ バイアス電源線 ３０ 読出し用増幅器 ３２ 水平駆動回路 ３４ インバータ ＱＨ 水平読出し用スイッチ素子 ＱＸ シャント用スイッチ素子 Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２ 画素用ＳＩＴ ＴＲ リセット用トランジスタ ３４ 垂直駆動回路 ３６ａ，３６ｂ クロックライン
Claims (8)
- 【請求項１】 入射光を光電変換して得た電荷を蓄積し
増幅して電流として出力する光電流増幅手段と、 所定のバイアス電流を流通させる定電流手段と、 前記光電流増幅手段と前記定電流手段との間に挿入され
た電流調節用増幅素子を含み、前記光電流増幅手段の出
力電流をサンプルしかつサンプルした時の前記光電流増
幅手段の出力電流が前記定電流手段のバイアス電流に等
しくなるよう該電流調節用増幅素子のバイアス状態を調
整しかつ保持するサンプル・ホールド機能を有する電流
調節手段と、 を具備し、前記光電流増幅手段の蓄積電荷をリセットし
た直後の暗電流、または入射光に応じて蓄積された信号
電流のどちらか一方を読み出して、その読み出した電流
が前記定電流手段の前記所定のバイアス電流と等しくな
るように前記電流調節手段の電流調節用増幅素子のバイ
アス状態をホールドさせ、その後他方の電流を読み出し
て前記電流調節手段と前記定電流手段との接続点より信
号電流を取り出すことを特徴とする光電変換装置。 - 【請求項２】 前記光電流増幅手段は、光電変換素子
と、増幅素子と、前記光電変換素子で検出および蓄積さ
れた電荷を前記増幅素子の制御電極へ転送する転送素子
と、前記増幅素子の制御電極の電荷をリセットするスイ
ッチ素子とを具備し、該スイッチ素子によって前記制御
電極の電荷をリセットした直後の前記増幅素子の出力を
前記暗電流として読み出し、前記光電変換素子で検出さ
れた電荷を前記転送素子を通じて前記増幅素子の制御電
極へ転送した後の出力を前記信号電流として読み出すこ
とを特徴とする請求項１に記載の光電変換装置。 - 【請求項３】 前記電流調節手段は、前記光電流増幅手
段と前記定電流手段との間に挿入された電流調節用増幅
素子と、一端が該電流調節用増幅素子の制御電極に接続
され他端が接地された容量と、前記電流調節用増幅素子
の電流出力用電極と制御電極との間に接続されたサンプ
ルスイッチ素子とを具備しており、前記サンプルスイッ
チ素子がオンの時前記サンプル動作を行ない、前記サン
プルスイッチ素子がオフの時前記ホールド動作を行なう
ことを特徴とする請求項１または２に記載の光電変換装
置。 - 【請求項４】 行および列方向に２次元マトリクス状に
配列され、各々入射光に応じた電荷を蓄積し増幅して電
流信号として出力する光電流増幅手段からなる複数の画
素と、 前記画素を前記マトリクス配列の各行毎に共通に順次列
方向に走査して各画素からの電流信号を列毎に取り出す
ための複数の垂直読出し線と、 前記複数の垂直読出し線からの信号を順次行方向に走査
して各行毎の時系列的な信号を順次取り出すための水平
読出し線と、を備えた固体撮像素子であって、 各々の垂直読出し線に対応して設けられ、所定のバイア
ス電流を流通させる複数の定電流回路と、 各々の垂直読出し線と対応する前記定電流回路との間に
挿入された電流調節用増幅素子を含み、所定のサンプル
指示信号に応じて前記垂直読出し線の出力電流が前記定
電流回路で定められる所定のバイアス電流に等しくなる
よう該電流調節用増幅素子のバイアス状態を調節しかつ
保持する複数の電流調節回路と、 各々前記電流調節回路と前記定電流回路との接続部の電
流信号を前記各垂直読出し線毎に順次前記水平読出し線
に出力する水平読出しスイッチ素子を有する複数の水平
読出しスイッチ回路と、 を具備することを特徴とする固体撮像装置。 - 【請求項５】 前記各々の水平読出しスイッチ回路は、
前記水平読出しスイッチ素子と相補的にオンとされ、非
読出し時に前記垂直読出し線の電流を流すための第２の
スイッチ素子を具備することを特徴とする請求項４に記
載の固体撮像装置。 - 【請求項６】 前記各々の垂直読出し線と前記水平読出
しスイッチ回路との間に接続され、電流調節回路が前記
サンプル動作を行なっている間にオフになって、前記サ
ンプル動作の間に前記垂直読出し線の出力電流が前記水
平読出し回路に流れ出すことを防止する複数の読出しス
イッチを具備することを特徴とする請求項４または５に
記載の固体撮像装置。 - 【請求項７】 前記各々の画素は、光電変換素子と、増
幅素子と、前記光電変換素子で検出および蓄積された電
荷を前記増幅素子の制御電極へ転送する転送素子と、前
記増幅素子の制御電極の電荷をリセットするスイッチ素
子とを具備し、前記制御電極の電荷をリセットした直後
の前記増幅素子の出力を前記暗電流として読出し、前記
光電変換素子で検出された電荷を前記転送素子を通じて
前記増幅素子の制御電極へ転送した後の出力を前記信号
電流として読出すことを特徴とする請求項４に記載の固
体撮像装置。 - 【請求項８】 前記電流調節手段は、前記画素の出力と
前記定電流回路との間に接続された前記電流調節用増幅
素子と、一端が該電流調節用増幅素子の制御電極に接続
され他端が接地された容量と、前記電流調節用増幅素子
の電流出力用電極と制御電極との間に接続されたサンプ
ルスイッチ素子とを具備しており、前記サンプルスイッ
チ素子がオンの時前記サンプル動作を行ない、前記サン
プルスイッチ素子がオフの時前記ホールド動作を行なう
ことを特徴とする請求項７に記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229683A JPH0955887A (ja) | 1995-08-15 | 1995-08-15 | 光電変換装置およびこれを用いた固体撮像装置 |
| US08/611,826 US5933189A (en) | 1995-03-09 | 1996-03-06 | Solid state image pickup apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229683A JPH0955887A (ja) | 1995-08-15 | 1995-08-15 | 光電変換装置およびこれを用いた固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955887A true JPH0955887A (ja) | 1997-02-25 |
Family
ID=16896063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7229683A Pending JPH0955887A (ja) | 1995-03-09 | 1995-08-15 | 光電変換装置およびこれを用いた固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955887A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
| JP2002033962A (ja) * | 2000-05-08 | 2002-01-31 | Sony Corp | 撮像装置及びその駆動制御方法 |
| JP2007502061A (ja) * | 2003-08-12 | 2007-02-01 | サイモン フレーザー ユニバーシティー | マルチモード・デジタル・イメージング装置およびシステム |
| KR101010731B1 (ko) * | 2003-05-16 | 2011-01-24 | 소니 주식회사 | 고체촬상장치, 고체촬상장치 구동방법, 그리고 카메라 장치 |
| WO2013089117A1 (ja) * | 2011-12-13 | 2013-06-20 | 国立大学法人東北大学 | 固体撮像装置 |
| WO2013089144A1 (ja) * | 2011-12-13 | 2013-06-20 | 国立大学法人東北大学 | 固体撮像装置 |
| KR101407792B1 (ko) * | 2011-09-14 | 2014-06-17 | 가부시끼가이샤 도시바 | 고체 촬상 장치 및 고체 촬상 장치의 제어 방법 |
-
1995
- 1995-08-15 JP JP7229683A patent/JPH0955887A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
| JP2002033962A (ja) * | 2000-05-08 | 2002-01-31 | Sony Corp | 撮像装置及びその駆動制御方法 |
| KR101010731B1 (ko) * | 2003-05-16 | 2011-01-24 | 소니 주식회사 | 고체촬상장치, 고체촬상장치 구동방법, 그리고 카메라 장치 |
| JP2007502061A (ja) * | 2003-08-12 | 2007-02-01 | サイモン フレーザー ユニバーシティー | マルチモード・デジタル・イメージング装置およびシステム |
| KR101407792B1 (ko) * | 2011-09-14 | 2014-06-17 | 가부시끼가이샤 도시바 | 고체 촬상 장치 및 고체 촬상 장치의 제어 방법 |
| WO2013089117A1 (ja) * | 2011-12-13 | 2013-06-20 | 国立大学法人東北大学 | 固体撮像装置 |
| WO2013089144A1 (ja) * | 2011-12-13 | 2013-06-20 | 国立大学法人東北大学 | 固体撮像装置 |
| KR20140090237A (ko) * | 2011-12-13 | 2014-07-16 | 도호쿠 다이가쿠 | 고체 촬상 장치 |
| KR20140090236A (ko) * | 2011-12-13 | 2014-07-16 | 도호쿠 다이가쿠 | 고체 촬상 장치 |
| US9137469B2 (en) | 2011-12-13 | 2015-09-15 | Tohoku University | Solid-state imaging device |
| US9338378B2 (en) | 2011-12-13 | 2016-05-10 | Olympus Corporation | Solid-state imaging device having plural reset devices for resetting signal lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933189A (en) | Solid state image pickup apparatus | |
| US5898168A (en) | Image sensor pixel circuit | |
| US5892540A (en) | Low noise amplifier for passive pixel CMOS imager | |
| JP3275579B2 (ja) | イメージセンサ | |
| US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| US5019702A (en) | Photoelectric transducer apparatus having a plurality of transducer elements and a plurality of capacitor elements | |
| JP2884205B2 (ja) | 固体撮像装置 | |
| US7667754B2 (en) | Amplifying solid-state imaging device | |
| KR0155017B1 (ko) | 고체촬상장치 | |
| US7772537B2 (en) | Linear distributed pixel differential amplifier having mirrored inputs | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| US6111242A (en) | Imaging system with gain and error correction circuitry | |
| US7638749B2 (en) | Capacitive transimpedance amplifier for CCD arrays | |
| JPH0955887A (ja) | 光電変換装置およびこれを用いた固体撮像装置 | |
| JPH01154678A (ja) | 固体撮像装置 | |
| US6697108B1 (en) | Fast frame readout architecture for array sensors with integrated correlated double sampling system | |
| JP2001177084A (ja) | 固体撮像素子 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| JP3836911B2 (ja) | 固体撮像装置 | |
| US4806779A (en) | Solid-state image pickup apparatus using static induction transistors for performing non-destructive readout | |
| JP2000022118A (ja) | 撮像装置 | |
| JP3500761B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2000307958A (ja) | 固体撮像素子およびその画素信号処理方法 | |
| JP2002152595A (ja) | 固体撮像装置 |