JP3939092B2 - 光電変換装置 - Google Patents
光電変換装置 Download PDFInfo
- Publication number
- JP3939092B2 JP3939092B2 JP2000400165A JP2000400165A JP3939092B2 JP 3939092 B2 JP3939092 B2 JP 3939092B2 JP 2000400165 A JP2000400165 A JP 2000400165A JP 2000400165 A JP2000400165 A JP 2000400165A JP 3939092 B2 JP3939092 B2 JP 3939092B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- amplifier
- charge transfer
- reset
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
Description
【０００１】
【発明の属する技術分野】
本発明は、光照射された原稿からの反射光を受けて電気信号に変換する光電変換装置に関し、特にファクシミリやイメージスキャナ等の画像読み取り装置に適用するリニアイメージセンサーに関する。
【０００２】
【従来の技術】
従来の画像読み取り装置に用いられているイメージセンサーＩＣの回路図を図６にタイミングチャートを図７に示す。このイメージセンサーについては特開平１０−０５１１６４号公報に記載されている。
【０００３】
フォトダイオード１０１のＮ型領域が正電源電圧端子ＶＤＤに接続しており、Ｐ型領域がリセットスイッチ１０２のドレインとソースフォロアアンプ１０３のゲートに接続している。リセットスイッチ１０２のソースには基準電圧ＶＲＥＦ１が与えられている。ソースフォロアアンプ１０３の出力端子であるソースは、読み出しスイッチ１０５と定電流源１０４につながっている。定電流源１０４のゲートは基準電圧ＶＲＥＦＡの定電圧が与えられている。図６に示す光電変換ブロックＡｎの枠の内側の要素は画素数分設けられており、各ブロックの読み出しスイッチ１０５は共通信号線１０６に接続している。なお、光電変換ブロックＡｎはｎビット目の光電変換ブロックを示している。
【０００４】
共通信号線１０６は、抵抗１１０を通じてオペアンプ１０９の反転端子に入力しており、オペアンプ１０９の出力端子がチップセレクトスイッチ１１２と容量１１３を介して出力端子１１６につながっている。共通信号線１０６は、信号線リセットスイッチ１０７に接続し、信号線リセットスイッチ１０７のソースには基準電圧ＶＲＥＦ２が与えられている。オペアンプ１０９の出力端子と反転端子の間には抵抗１１１が接続されていて、オペアンプ１０９の非反転端子は一定電圧ＶＲＥＦ３に固定されている。オペアンプ１０９、抵抗１１０、抵抗１１１で反転増幅器Ｄが形成されている。
【０００５】
イメージセンサーの出力端子１１６は、ＭＯＳトランジスタ１１４のドレインに接続し、ＭＯＳトランジスタ１１４のソースには基準電圧ＶＲＥＦ４が与えられている。また、イメージセンサーの出力端子１１６には、寄生容量などの容量１１５も接続されている。容量１１３、容量１１５、ＭＯＳトランジスタ１１４でクランプ回路Ｃが構成されている。
【０００６】
【発明が解決しようとする課題】
しかし、この様なイメージセンサーにおいては、光電荷蓄積後、光信号電圧を読み出してから、フォトダイオードをリセットし、その後基準電圧を読み出し、光信号電圧と基準電圧の差をとるので、基準電圧と光信号電圧に乗っているリセットノイズが異なるという問題があった。すなわち、異なった、タイミングのリセットノイズを比較するため、ランダムノイズが大きいという問題があった。また、基準電圧の読み出し、フォトダイオードのリセット、光信号電圧の読み出しを、順次各ビットについて行うので、高速で読み出すのが難しいという問題もあった。
【０００７】
【課題を解決するための手段】
従来のこのような問題点を解決するために、本発明は、光電変換手段の出力端子とアンプ手段の入力端子間に、電荷転送手段が設けられ、前記アンプ手段の入力端子にリセット手段が接続された、光電変換装置において、光電変換手段の光信号蓄積後に、前記アンプ手段の入力端子に保持された基準信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段を開き、前記光電変換手段の光信号電荷を前記アンプ手段の入力端子に転送し、次に前記電荷転送手段を閉じてから、前記アンプ手段の入力端子に保持された光信号を前記アンプ手段の出力端子から光信号として読み出し、次に前記電荷転送手段と前記リセット手段を開き前記光電変換手段の出力端子と前記アンプ手段の入力端子をリセットし、次に前記リセット手段を閉じてから前記電荷転送手段を閉じて、次回の光信号蓄積を行うことを特徴とした。
【０００８】
または、光電変換手段の出力端子とアンプ手段の入力端子間に、電荷転送手段が設けられ、前記光電変換手段の出力端子にリセット手段が接続された、光電変換装置において、光電変換手段の光信号蓄積後に、前記アンプ手段の入力端子に保持された基準信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段を開き、前記光電変換手段の光信号電荷を前記アンプ手段の入力端子に転送し、次に前記電荷転送手段を閉じてから、前記アンプ手段の入力端子に保持された光信号を前記アンプ手段の出力端子から光信号として読み出し、次に前記電荷転送手段と前記リセット手段を開き前記光電変換手段の出力端子と前記アンプ手段の入力端子をリセットし、次に前記リセット手段を閉じてから前記電荷転送手段を閉じて、次回の光信号蓄積を行うことを特徴とした。
【０００９】
また、光電変換部からアンプを通じて、基準信号と光信号を出力する光電変換装置において、前記基準信号は、基準信号転送手段を通して基準信号保持手段に転送され、前記光信号は光信号転送手段を通して光信号保持手段に転送され、前記基準信号保持手段は、第二の基準信号転送手段を通じて第二のアンプの入力端子に接続され、前記光信号保持手段は、第二の光信号転送手段を通じて前記第二のアンプの入力端子に接続され、信号読み出し期間において、前記第二の光信号転送手段を開き、前記光信号保持手段に保持された光信号を前記第二のアンプの入力端子に転送し、前記第二のアンプの出力端子から、光信号出力を読み出し、次に前記第二の光信号転送手段を閉じてから、または閉じると同時に前記第二の基準信号転送手段を開き、前記基準信号保持手段に保持された基準信号を前記第二のアンプの入力端子に転送し、前記第二のアンプの出力端子から、基準信号出力を読み出すことを特徴とした。
【００１０】
【作用】
この読み出し方によれば、リセットスイッチの同じオフノイズが乗った基準電圧と光信号電圧とを順に読み出すので、この電圧の差を増幅すれば、固定パターンノイズはもとより、ランダムノイズの小さい光電変換装置が得られる。また、基準電圧と光信号電圧を、一旦別々の容量に全ビット同時に読み出すことができるので、この動作は低速で可能である。したがって、読み出す回路の面積を小さくできる。また、この容量から、ソースフォロアアンプを通じて、ビット順に、光信号電圧、基準電圧の順に読み出すので、リセット期間を入れる必要がなく、高速で読み出すことができる。
【００１１】
【発明の実施の形態】
以下、本発明を図面を用いて説明する。
【００１２】
図１は、本発明の第１の実施形態に係る光電変換装置の１ビット分の回路図である。
【００１３】
この回路は、光電変換手段となるフォトダイオード１、電荷転送手段となる転送スイッチ５、リセット手段となるリセットスイッチ２、アンプ手段となるＭＯＳソースフォロアを形成するＭＯＳトランジスタ３、電流源となるＭＯＳトランジスタ４からなる。
【００１４】
図２は、本発明の第２の実施形態に係る光電変換装置の１ビット分の回路図である。リセットスイッチ２の接続位置が異なる以外は図１と同じである。
【００１５】
図１または図２において、ＭＯＳトランジスタ３の基板電位をＶｏと共通にすると、ソースフォロアアンプのゲインを１にできるので、効果的である。
【００１６】
図３は、本発明の第１の実施形態に係る光電変換装置と第２の実施形態に係る光電変換装置に共通のタイミングチャートである。
【００１７】
以下にこのタイミングチャートを参照しながら、本実施形態の動作及び構成を説明する。
【００１８】
まず、図示されていないスタートパルスが入ると、φＶＡがＶＤＤからＭＯＳトランジスタ４が飽和動作する電圧に低下する。これにより、ＭＯＳトランジスタ３に電流が流れＭＯＳソースフォロア回路が動作状態になる。次にＲＥＦ１の期間で端子Ｖｎの電位に相当する基準電圧がＶｏ端子から基準出力として出力される。次に、φＴがＯＮになると、転送スイッチ５が開きダイオードのＮ領域に蓄積された電荷がＶｎに転送される。この転送の結果ＶｄｉとＶｎの電位が等しくなる。次に、φＴがＯＦＦし、このＯＦＦノイズが乗った電位にＶｎがなる。次にＳＩＧ１の期間で端子Ｖｎの電位に相当する基準電圧がＶｏ端子から信号出力として出力される。次に、φＴとφＲがＯＮし、ＶｄｉとＶｎの電位がＶｅｒｓｅｔになる。φＴとφＲをＯＮにするのは、どちらが先でもかまわないし、同時でもよい。次にφＲがＯＦＦすると、このＯＦＦノイズが乗った電位にＶｄｉとＶｎがなる。次にφＴがＯＦＦすると、このＯＦＦノイズが乗った電位にＶｄｉとＶｎがなる。φＴがＯＦＦしてから蓄積状態に入る。蓄積状態は次にφＴがＯＮするまで続く。この蓄積期間にフォトダイオード１に電磁波が入射すると、光電変換が起こり、Ｖｄｉの電位は低下する。また、 ＭＯＳトランジスタ５のＶｎ端子の接合部分Ｖｎでリーク電流が無く、光電変換が起きなければＶｎの電位は変化しない。そのため、ＭＯＳトランジスタ５のＶｎ端子の接合部分とその周辺をＡＬなどで遮光して、この接合で光電変換が起きないようにする。また、この接合部分のリーク電流も小さくなるようにする。この結果、ＲＥＦ２の期間のＶｎの電位は、φＴをＯＦＦしたときとほとんど変化が無い。ＲＥＦ２の期間に端子Ｖｎの電位に相当する基準電圧がＶｏ端子から基準出力として出力される。以降、前の説明の動作を繰返す。
【００１９】
次に、ＲＥＦ２とＳＩＧ２の期間にＶｏから読み出される出力電圧を比較する。蓄積期間中、フォトダイオード１へ電磁波の入射が全く無く、フォトダイオードの接合のリークも無い場合、ＲＥＦ２とＳＩＧ２の出力電圧は同じになる。これは蓄積期間中のＶｄｉとＶｎの電位が変化せず、ＲＥＦ２の期間の後φＴがＯＮ、ＯＦＦした後のＶｄｉとＶｎの電位も蓄積期間中と変わらないからである。これは、蓄積期間前にまずφＲがＯＦＦし、ＶｄｉとＶｎにφＲのＯＦＦノイズが乗った状態でφＴがＯＦＦするが、その後ＲＥＦ２の期間の後φＴがＯＮ、ＯＦＦしても、ＶｄｉとＶｎの電荷の総和は電荷保存され、ＶｄｉとＶｎの電位は、蓄積期間前にφＴがＯＦＦした後と変わらないからである。
【００２０】
蓄積期間中にフォトダイオード１へ電磁波の入射があると、蓄積期間中にＶｄｉの電位のみが低下し、ＲＥＦ２の期間の後のφＴのＯＮ、ＯＦＦでＶｄｉの変化量の一部がＶｎを変化させるので、ＳＩＧ２の期間のＶｏ出力は低くなる。このＲＥＦ２とＳＩＧ２の差が光入射による出力分となる。
【００２１】
ＲＥＦ２の期間とＳＩＧ２の期間のＶｏ出力電圧を相関二重サンプリングなどの回路で差を取れば、暗出力が０で、蓄積期間中の光量に比例した出力を得ることができる。また、この方法によると、ＲＥＦ２とＳＩＧ２の期間のＶｎには、蓄積期間の前にφＲがＯＦＦして発生した同じリセットノイズが乗っているので、ランダムノイズの小さい出力を得ることができる。
【００２２】
本発明の第３の実施形態に係る光電変換装置の回路図を図４に示す。これは、図１または図２のＶｏの先の読み出し方法の一例であり、図１または図２のＶｏ端子を図４のＶｏ端子に接続する。図４のタイミングチャートを図５に示す。リニアセンサーの場合、Ｖｏ端子から読み出しＭＯＳトランジスタ１３までの回路をビット数分形成し、共通信号線１９に各読み出しＭＯＳトランジスタ１３のドレインを接続する。ＭＯＳトランジスタ１２、読み出しＭＯＳトランジスタ１３、定電流源１４によって、ソースフォロアアンプが形成され、その出力がアンプ１５に入力されている。このアンプ１５は、ゲインアンプやボルテージフォロアアンプ等を使用する。アンプ１５の出力は、容量１６とリセットトランジスタ１７で形成される、クランプ回路Ａに入力し、クランプ回路Ａの出力端子１８から出力電圧ＶＯＵＴが出力される。
【００２３】
まず、電荷転送動作について説明する。
【００２４】
図３のＲＥＦ１とＲＥＦ２の期間φＲＩＮをロウにして、基準信号転送手段となるＭＯＳトランジスタ７をＯＮし、ＳＩＧ１とＳＩＧ２の期間φＳＩＮをロウにして、光信号転送手段となるＭＯＳトランジスタ６をＯＮする。ＲＥＦ１とＲＥＦ２の期間のＶｏの出力電圧は、ＭＯＳトランジスタ７を通じて、基準信号保持手段となる基準電圧保持容量９に貯えられる。 ＳＩＧ１とＳＩＧ２の期間のＶｏの出力電圧は、ＭＯＳトランジスタ６を通じて、光信号保持手段となる光信号電圧保持容量８に貯えられる。
【００２５】
次に、読み出し動作について説明する。
【００２６】
基準電圧保持容量９と光信号電圧保持容量８に貯えられた電圧は、蓄積期間中に、φＭＩをＭＯＳトランジスタ１４が飽和動作する電圧にしてビットごとにシリアルに読み出すことができる。
【００２７】
この読み出しは、次のように行う。φＳＣＨ（ｎ）をハイにし、φＭＳ（ｎ）をロウにしてｎビット目の読み出しスイッチ１３と第二の光信号転送手段となる光信号電圧読み出しスイッチ１０をＯＮして光信号電圧保持容量８の電圧を、第二のアンプとなるＭＯＳトランジスタ１２のゲートに導き、この電圧に応じた出力電圧を、信号電圧として共通信号線１９を通じてアンプ１５に入力する。次に、φＭＳ（ｎ）をハイにしてＭＯＳトランジスタ１０をオフしてから、φＭＲ（ｎ）をロウにして第二の基準信号転送手段となるＭＯＳトランジスタ１１をＯＮする。すると、基準電圧保持容量９の電圧がＭＯＳトランジスタ１２のゲートに導かれ、この電圧に応じた出力電圧が、基準電圧として共通信号線１９を通じてアンプ１５に入力する。
図４の構成では、ＭＯＳソースフォロアアンプ１２を通じて基準電圧と信号電圧を読み出すので、基準電圧と信号電圧が、共通信号線１９の容量によらず一定にできる。
【００２８】
φＭＲ（ｎ）は、φＭＳ（ｎ）をハイにしてから、または、φＭＳ（ｎ）をハイにするのと同時にロウにする必要がある。これは、 ＭＯＳトランジスタ１０とＭＯＳトランジスタ１１が同時にＯＮする時間があると、基準電圧保持容量９の電荷が信号電圧保持容量８に流れ込み、基準電圧保持容量９の電位が変動し、本来の基準電圧と異なった基準電圧がアンプ１５に入力してしまうからである。
【００２９】
次に、φＳＣＨ（ｎ）をロウにし、φＭＲ（ｎ）をハイにしてｎビット目の読み出しを終えるとほぼ同時に、φＳＣＨ（ｎ＋１）をハイにし、φＭＳ（ｎ）をロウにしてｎ＋１ビット目の信号電圧の読み出しを開始する。以後、同様にして、ビットを切換えて、全ビットの信号電圧と基準電圧をシリアルに読み出す。
【００３０】
その後、φＭＩをロウにして、電流源１４をオフする。これは、不要な消費電流を無くすためである。次にφＶＡがＶＤＤからＭＯＳトランジスタ４が飽和動作する電圧に低下する。これにより、ＭＯＳトランジスタ３で構成されるＭＯＳソースフォロア回路が動作状態になり、次の電荷転送動作に入る。
【００３１】
クランプ回路は、φＣｐがハイのとき、出力端子１８の電圧をＶＲＥＦにクランプして、φＣｐがロウのとき各ビットごとの信号電圧と基準電圧の差をＶＲＥＦを基準として出力端子１８に出力する。この方法によって、各ビットのＭＯＳトランジスタ３やＭＯＳトランジスタ１２のオフセットがキャンセルされ、ビット間の固定パターンノイズのない出力信号が得られる。
【００３２】
また、上記説明のように、ビットごとに読み出す順番は、信号電圧を先にし、次に基準電圧を読み出すべきである。次にこの理由を説明する。ＭＯＳトランジスタ１２のゲート容量には前回の読み出しの電荷が残る。各ビットの読み出しを基準電圧を先にし、信号電圧を後にすると、信号電圧の電荷が、ＭＯＳトランジスタ１２のゲート容量に残る。この電荷は次のサイクルの基準電圧に加算されるので残像の原因となる。これに対して、各ビットの読み出しを信号電圧を先にし、基準電圧を後にすると、基準電圧の電荷が、ＭＯＳトランジスタ１２のゲート容量に残る。この電荷は次のサイクルの基準電圧と同じなので残像は起こらない。また、基準電圧を読み出すとき、ＭＯＳトランジスタ１２のゲート容量に残った信号電圧の電荷が加算され、基準電圧はこの分低下するが、この効果は、感度の低下となる。したがって、基準電圧保持容量９と信号電圧保持容量８は、ＭＯＳトランジスタ１２のゲート容量よりも十分大きくする必要がある。
【００３３】
以上の説明では、図１または図２のＶｏ端子を図４のＶｏ端子と接続したが、図６のソースフォロアアンプとなるＭＯＳトランジスタ１０３のソースを図４のＶｏと接続することもできる。この場合、電荷転送動作において、φＳＩＮをＯＮして、光信号電圧を転送し、次にφＳＩＮをＯＦＦしてから、図６のφＲｎをＯＮして、Ｖｎをリセットし、φＲｎをＯＦＦしてから、φＲＩＮをＯＮして、基準信号電圧を転送すればよい。
【００３４】
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００３５】
上記の回路は１つの半導体基盤上に形成し、リニアイメージセンサーとすることが可能である。また、このリニアイメージセンサーＩＣを複数個直線状に実装して、密着型イメージセンサーを供給することができる。
【００３６】
【発明の効果】
以上説明したように、本発明は、リセットスイッチの同じオフノイズが乗った光信号電圧と基準電圧とを読み出すので、固定パターンノイズはもとより、ランダムノイズの小さい光電変換装置が得られる。また、基準電圧と光信号電圧を、一旦別々の容量に全ビット同時に読み出すことができるので、この動作は低速で可能である。したがって、読み出す回路の面積を小さくできる。また、この容量から、ソースフォロアアンプを通じて、ビット順に、光信号電圧、基準電圧の順に読み出すので、リセット期間を入れる必要がなく、高速で読み出すことができる。
【００３７】
したがって、簡単な構成で、残像がなく、暗出力のばらつきが小さく、高速で読み出せるイメージセンサーＩＣを供給できる。また、このイメージセンサーＩＣを複数個直線状に実装した、密着型イメージセンサーを供給することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る光電変換装置の１ビット分の回路図である。
【図２】本発明の第２の実施形態に係る光電変換装置の１ビット分の回路図である。
【図３】本発明の第１の実施形態に係る光電変換装置と第２の実施形態に係る光電変換装置に共通のタイミングチャートである。
【図４】本発明の第３の実施形態に係る光電変換装置の回路図である。
【図５】本発明の第３の実施形態に係る光電変換装置のタイミングチャートである。
【図６】従来の画像読み取り装置に用いられているイメージセンサーＩＣの回路図である。
【図７】従来の画像読み取り装置に用いられているイメージセンサーＩＣのタイミングチャートである。
【符号の説明】
1 フォトダイオード
２ リセットスイッチ
３，４ ＭＯＳトランジスタ
５ 転送スイッチ
６、７ ＭＯＳトランジスタ
８ 光信号電圧保持容量
９ 基準電圧保持容量
１０ 光信号電圧読み出しスイッチ
１１ 基準電圧読み出しスイッチ
１２ ＭＯＳトランジスタ
１３ 読み出しＭＯＳトランジスタ
１４ 定電流源
１５ アンプ
１６ 容量
１７ リセットトランジスタ
１８ 出力端子
１９ 共通信号線
Ａ クランプ回路
１０１ フォトダイオード
１０２ リセットスイッチ
１０３ ソースフォロアアンプ
１０４ 定電流源
１０５ 読み出しスイッチ
１０６ 共通信号線
１０７ 信号線リセットスイッチ
１０８ 寄生容量
１０９ オペアンプ
１１０ 抵抗
１１１ 抵抗
１１２ チップセレクトスイッチ
１１３ 容量
１１４ ＭＯＳトランジスタ
１１５ 容量
１１６ 出力端子
Ａｎ ｎビット目の光電変換ブロック
Ｂｍ ｍチップ目のイメージセンサーＩＣブロック
Ｃ クランプ回路
Ｄ 反転増幅器
【発明の属する技術分野】
本発明は、光照射された原稿からの反射光を受けて電気信号に変換する光電変換装置に関し、特にファクシミリやイメージスキャナ等の画像読み取り装置に適用するリニアイメージセンサーに関する。
【０００２】
【従来の技術】
従来の画像読み取り装置に用いられているイメージセンサーＩＣの回路図を図６にタイミングチャートを図７に示す。このイメージセンサーについては特開平１０−０５１１６４号公報に記載されている。
【０００３】
フォトダイオード１０１のＮ型領域が正電源電圧端子ＶＤＤに接続しており、Ｐ型領域がリセットスイッチ１０２のドレインとソースフォロアアンプ１０３のゲートに接続している。リセットスイッチ１０２のソースには基準電圧ＶＲＥＦ１が与えられている。ソースフォロアアンプ１０３の出力端子であるソースは、読み出しスイッチ１０５と定電流源１０４につながっている。定電流源１０４のゲートは基準電圧ＶＲＥＦＡの定電圧が与えられている。図６に示す光電変換ブロックＡｎの枠の内側の要素は画素数分設けられており、各ブロックの読み出しスイッチ１０５は共通信号線１０６に接続している。なお、光電変換ブロックＡｎはｎビット目の光電変換ブロックを示している。
【０００４】
共通信号線１０６は、抵抗１１０を通じてオペアンプ１０９の反転端子に入力しており、オペアンプ１０９の出力端子がチップセレクトスイッチ１１２と容量１１３を介して出力端子１１６につながっている。共通信号線１０６は、信号線リセットスイッチ１０７に接続し、信号線リセットスイッチ１０７のソースには基準電圧ＶＲＥＦ２が与えられている。オペアンプ１０９の出力端子と反転端子の間には抵抗１１１が接続されていて、オペアンプ１０９の非反転端子は一定電圧ＶＲＥＦ３に固定されている。オペアンプ１０９、抵抗１１０、抵抗１１１で反転増幅器Ｄが形成されている。
【０００５】
イメージセンサーの出力端子１１６は、ＭＯＳトランジスタ１１４のドレインに接続し、ＭＯＳトランジスタ１１４のソースには基準電圧ＶＲＥＦ４が与えられている。また、イメージセンサーの出力端子１１６には、寄生容量などの容量１１５も接続されている。容量１１３、容量１１５、ＭＯＳトランジスタ１１４でクランプ回路Ｃが構成されている。
【０００６】
【発明が解決しようとする課題】
しかし、この様なイメージセンサーにおいては、光電荷蓄積後、光信号電圧を読み出してから、フォトダイオードをリセットし、その後基準電圧を読み出し、光信号電圧と基準電圧の差をとるので、基準電圧と光信号電圧に乗っているリセットノイズが異なるという問題があった。すなわち、異なった、タイミングのリセットノイズを比較するため、ランダムノイズが大きいという問題があった。また、基準電圧の読み出し、フォトダイオードのリセット、光信号電圧の読み出しを、順次各ビットについて行うので、高速で読み出すのが難しいという問題もあった。
【０００７】
【課題を解決するための手段】
従来のこのような問題点を解決するために、本発明は、光電変換手段の出力端子とアンプ手段の入力端子間に、電荷転送手段が設けられ、前記アンプ手段の入力端子にリセット手段が接続された、光電変換装置において、光電変換手段の光信号蓄積後に、前記アンプ手段の入力端子に保持された基準信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段を開き、前記光電変換手段の光信号電荷を前記アンプ手段の入力端子に転送し、次に前記電荷転送手段を閉じてから、前記アンプ手段の入力端子に保持された光信号を前記アンプ手段の出力端子から光信号として読み出し、次に前記電荷転送手段と前記リセット手段を開き前記光電変換手段の出力端子と前記アンプ手段の入力端子をリセットし、次に前記リセット手段を閉じてから前記電荷転送手段を閉じて、次回の光信号蓄積を行うことを特徴とした。
【０００８】
または、光電変換手段の出力端子とアンプ手段の入力端子間に、電荷転送手段が設けられ、前記光電変換手段の出力端子にリセット手段が接続された、光電変換装置において、光電変換手段の光信号蓄積後に、前記アンプ手段の入力端子に保持された基準信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段を開き、前記光電変換手段の光信号電荷を前記アンプ手段の入力端子に転送し、次に前記電荷転送手段を閉じてから、前記アンプ手段の入力端子に保持された光信号を前記アンプ手段の出力端子から光信号として読み出し、次に前記電荷転送手段と前記リセット手段を開き前記光電変換手段の出力端子と前記アンプ手段の入力端子をリセットし、次に前記リセット手段を閉じてから前記電荷転送手段を閉じて、次回の光信号蓄積を行うことを特徴とした。
【０００９】
また、光電変換部からアンプを通じて、基準信号と光信号を出力する光電変換装置において、前記基準信号は、基準信号転送手段を通して基準信号保持手段に転送され、前記光信号は光信号転送手段を通して光信号保持手段に転送され、前記基準信号保持手段は、第二の基準信号転送手段を通じて第二のアンプの入力端子に接続され、前記光信号保持手段は、第二の光信号転送手段を通じて前記第二のアンプの入力端子に接続され、信号読み出し期間において、前記第二の光信号転送手段を開き、前記光信号保持手段に保持された光信号を前記第二のアンプの入力端子に転送し、前記第二のアンプの出力端子から、光信号出力を読み出し、次に前記第二の光信号転送手段を閉じてから、または閉じると同時に前記第二の基準信号転送手段を開き、前記基準信号保持手段に保持された基準信号を前記第二のアンプの入力端子に転送し、前記第二のアンプの出力端子から、基準信号出力を読み出すことを特徴とした。
【００１０】
【作用】
この読み出し方によれば、リセットスイッチの同じオフノイズが乗った基準電圧と光信号電圧とを順に読み出すので、この電圧の差を増幅すれば、固定パターンノイズはもとより、ランダムノイズの小さい光電変換装置が得られる。また、基準電圧と光信号電圧を、一旦別々の容量に全ビット同時に読み出すことができるので、この動作は低速で可能である。したがって、読み出す回路の面積を小さくできる。また、この容量から、ソースフォロアアンプを通じて、ビット順に、光信号電圧、基準電圧の順に読み出すので、リセット期間を入れる必要がなく、高速で読み出すことができる。
【００１１】
【発明の実施の形態】
以下、本発明を図面を用いて説明する。
【００１２】
図１は、本発明の第１の実施形態に係る光電変換装置の１ビット分の回路図である。
【００１３】
この回路は、光電変換手段となるフォトダイオード１、電荷転送手段となる転送スイッチ５、リセット手段となるリセットスイッチ２、アンプ手段となるＭＯＳソースフォロアを形成するＭＯＳトランジスタ３、電流源となるＭＯＳトランジスタ４からなる。
【００１４】
図２は、本発明の第２の実施形態に係る光電変換装置の１ビット分の回路図である。リセットスイッチ２の接続位置が異なる以外は図１と同じである。
【００１５】
図１または図２において、ＭＯＳトランジスタ３の基板電位をＶｏと共通にすると、ソースフォロアアンプのゲインを１にできるので、効果的である。
【００１６】
図３は、本発明の第１の実施形態に係る光電変換装置と第２の実施形態に係る光電変換装置に共通のタイミングチャートである。
【００１７】
以下にこのタイミングチャートを参照しながら、本実施形態の動作及び構成を説明する。
【００１８】
まず、図示されていないスタートパルスが入ると、φＶＡがＶＤＤからＭＯＳトランジスタ４が飽和動作する電圧に低下する。これにより、ＭＯＳトランジスタ３に電流が流れＭＯＳソースフォロア回路が動作状態になる。次にＲＥＦ１の期間で端子Ｖｎの電位に相当する基準電圧がＶｏ端子から基準出力として出力される。次に、φＴがＯＮになると、転送スイッチ５が開きダイオードのＮ領域に蓄積された電荷がＶｎに転送される。この転送の結果ＶｄｉとＶｎの電位が等しくなる。次に、φＴがＯＦＦし、このＯＦＦノイズが乗った電位にＶｎがなる。次にＳＩＧ１の期間で端子Ｖｎの電位に相当する基準電圧がＶｏ端子から信号出力として出力される。次に、φＴとφＲがＯＮし、ＶｄｉとＶｎの電位がＶｅｒｓｅｔになる。φＴとφＲをＯＮにするのは、どちらが先でもかまわないし、同時でもよい。次にφＲがＯＦＦすると、このＯＦＦノイズが乗った電位にＶｄｉとＶｎがなる。次にφＴがＯＦＦすると、このＯＦＦノイズが乗った電位にＶｄｉとＶｎがなる。φＴがＯＦＦしてから蓄積状態に入る。蓄積状態は次にφＴがＯＮするまで続く。この蓄積期間にフォトダイオード１に電磁波が入射すると、光電変換が起こり、Ｖｄｉの電位は低下する。また、 ＭＯＳトランジスタ５のＶｎ端子の接合部分Ｖｎでリーク電流が無く、光電変換が起きなければＶｎの電位は変化しない。そのため、ＭＯＳトランジスタ５のＶｎ端子の接合部分とその周辺をＡＬなどで遮光して、この接合で光電変換が起きないようにする。また、この接合部分のリーク電流も小さくなるようにする。この結果、ＲＥＦ２の期間のＶｎの電位は、φＴをＯＦＦしたときとほとんど変化が無い。ＲＥＦ２の期間に端子Ｖｎの電位に相当する基準電圧がＶｏ端子から基準出力として出力される。以降、前の説明の動作を繰返す。
【００１９】
次に、ＲＥＦ２とＳＩＧ２の期間にＶｏから読み出される出力電圧を比較する。蓄積期間中、フォトダイオード１へ電磁波の入射が全く無く、フォトダイオードの接合のリークも無い場合、ＲＥＦ２とＳＩＧ２の出力電圧は同じになる。これは蓄積期間中のＶｄｉとＶｎの電位が変化せず、ＲＥＦ２の期間の後φＴがＯＮ、ＯＦＦした後のＶｄｉとＶｎの電位も蓄積期間中と変わらないからである。これは、蓄積期間前にまずφＲがＯＦＦし、ＶｄｉとＶｎにφＲのＯＦＦノイズが乗った状態でφＴがＯＦＦするが、その後ＲＥＦ２の期間の後φＴがＯＮ、ＯＦＦしても、ＶｄｉとＶｎの電荷の総和は電荷保存され、ＶｄｉとＶｎの電位は、蓄積期間前にφＴがＯＦＦした後と変わらないからである。
【００２０】
蓄積期間中にフォトダイオード１へ電磁波の入射があると、蓄積期間中にＶｄｉの電位のみが低下し、ＲＥＦ２の期間の後のφＴのＯＮ、ＯＦＦでＶｄｉの変化量の一部がＶｎを変化させるので、ＳＩＧ２の期間のＶｏ出力は低くなる。このＲＥＦ２とＳＩＧ２の差が光入射による出力分となる。
【００２１】
ＲＥＦ２の期間とＳＩＧ２の期間のＶｏ出力電圧を相関二重サンプリングなどの回路で差を取れば、暗出力が０で、蓄積期間中の光量に比例した出力を得ることができる。また、この方法によると、ＲＥＦ２とＳＩＧ２の期間のＶｎには、蓄積期間の前にφＲがＯＦＦして発生した同じリセットノイズが乗っているので、ランダムノイズの小さい出力を得ることができる。
【００２２】
本発明の第３の実施形態に係る光電変換装置の回路図を図４に示す。これは、図１または図２のＶｏの先の読み出し方法の一例であり、図１または図２のＶｏ端子を図４のＶｏ端子に接続する。図４のタイミングチャートを図５に示す。リニアセンサーの場合、Ｖｏ端子から読み出しＭＯＳトランジスタ１３までの回路をビット数分形成し、共通信号線１９に各読み出しＭＯＳトランジスタ１３のドレインを接続する。ＭＯＳトランジスタ１２、読み出しＭＯＳトランジスタ１３、定電流源１４によって、ソースフォロアアンプが形成され、その出力がアンプ１５に入力されている。このアンプ１５は、ゲインアンプやボルテージフォロアアンプ等を使用する。アンプ１５の出力は、容量１６とリセットトランジスタ１７で形成される、クランプ回路Ａに入力し、クランプ回路Ａの出力端子１８から出力電圧ＶＯＵＴが出力される。
【００２３】
まず、電荷転送動作について説明する。
【００２４】
図３のＲＥＦ１とＲＥＦ２の期間φＲＩＮをロウにして、基準信号転送手段となるＭＯＳトランジスタ７をＯＮし、ＳＩＧ１とＳＩＧ２の期間φＳＩＮをロウにして、光信号転送手段となるＭＯＳトランジスタ６をＯＮする。ＲＥＦ１とＲＥＦ２の期間のＶｏの出力電圧は、ＭＯＳトランジスタ７を通じて、基準信号保持手段となる基準電圧保持容量９に貯えられる。 ＳＩＧ１とＳＩＧ２の期間のＶｏの出力電圧は、ＭＯＳトランジスタ６を通じて、光信号保持手段となる光信号電圧保持容量８に貯えられる。
【００２５】
次に、読み出し動作について説明する。
【００２６】
基準電圧保持容量９と光信号電圧保持容量８に貯えられた電圧は、蓄積期間中に、φＭＩをＭＯＳトランジスタ１４が飽和動作する電圧にしてビットごとにシリアルに読み出すことができる。
【００２７】
この読み出しは、次のように行う。φＳＣＨ（ｎ）をハイにし、φＭＳ（ｎ）をロウにしてｎビット目の読み出しスイッチ１３と第二の光信号転送手段となる光信号電圧読み出しスイッチ１０をＯＮして光信号電圧保持容量８の電圧を、第二のアンプとなるＭＯＳトランジスタ１２のゲートに導き、この電圧に応じた出力電圧を、信号電圧として共通信号線１９を通じてアンプ１５に入力する。次に、φＭＳ（ｎ）をハイにしてＭＯＳトランジスタ１０をオフしてから、φＭＲ（ｎ）をロウにして第二の基準信号転送手段となるＭＯＳトランジスタ１１をＯＮする。すると、基準電圧保持容量９の電圧がＭＯＳトランジスタ１２のゲートに導かれ、この電圧に応じた出力電圧が、基準電圧として共通信号線１９を通じてアンプ１５に入力する。
図４の構成では、ＭＯＳソースフォロアアンプ１２を通じて基準電圧と信号電圧を読み出すので、基準電圧と信号電圧が、共通信号線１９の容量によらず一定にできる。
【００２８】
φＭＲ（ｎ）は、φＭＳ（ｎ）をハイにしてから、または、φＭＳ（ｎ）をハイにするのと同時にロウにする必要がある。これは、 ＭＯＳトランジスタ１０とＭＯＳトランジスタ１１が同時にＯＮする時間があると、基準電圧保持容量９の電荷が信号電圧保持容量８に流れ込み、基準電圧保持容量９の電位が変動し、本来の基準電圧と異なった基準電圧がアンプ１５に入力してしまうからである。
【００２９】
次に、φＳＣＨ（ｎ）をロウにし、φＭＲ（ｎ）をハイにしてｎビット目の読み出しを終えるとほぼ同時に、φＳＣＨ（ｎ＋１）をハイにし、φＭＳ（ｎ）をロウにしてｎ＋１ビット目の信号電圧の読み出しを開始する。以後、同様にして、ビットを切換えて、全ビットの信号電圧と基準電圧をシリアルに読み出す。
【００３０】
その後、φＭＩをロウにして、電流源１４をオフする。これは、不要な消費電流を無くすためである。次にφＶＡがＶＤＤからＭＯＳトランジスタ４が飽和動作する電圧に低下する。これにより、ＭＯＳトランジスタ３で構成されるＭＯＳソースフォロア回路が動作状態になり、次の電荷転送動作に入る。
【００３１】
クランプ回路は、φＣｐがハイのとき、出力端子１８の電圧をＶＲＥＦにクランプして、φＣｐがロウのとき各ビットごとの信号電圧と基準電圧の差をＶＲＥＦを基準として出力端子１８に出力する。この方法によって、各ビットのＭＯＳトランジスタ３やＭＯＳトランジスタ１２のオフセットがキャンセルされ、ビット間の固定パターンノイズのない出力信号が得られる。
【００３２】
また、上記説明のように、ビットごとに読み出す順番は、信号電圧を先にし、次に基準電圧を読み出すべきである。次にこの理由を説明する。ＭＯＳトランジスタ１２のゲート容量には前回の読み出しの電荷が残る。各ビットの読み出しを基準電圧を先にし、信号電圧を後にすると、信号電圧の電荷が、ＭＯＳトランジスタ１２のゲート容量に残る。この電荷は次のサイクルの基準電圧に加算されるので残像の原因となる。これに対して、各ビットの読み出しを信号電圧を先にし、基準電圧を後にすると、基準電圧の電荷が、ＭＯＳトランジスタ１２のゲート容量に残る。この電荷は次のサイクルの基準電圧と同じなので残像は起こらない。また、基準電圧を読み出すとき、ＭＯＳトランジスタ１２のゲート容量に残った信号電圧の電荷が加算され、基準電圧はこの分低下するが、この効果は、感度の低下となる。したがって、基準電圧保持容量９と信号電圧保持容量８は、ＭＯＳトランジスタ１２のゲート容量よりも十分大きくする必要がある。
【００３３】
以上の説明では、図１または図２のＶｏ端子を図４のＶｏ端子と接続したが、図６のソースフォロアアンプとなるＭＯＳトランジスタ１０３のソースを図４のＶｏと接続することもできる。この場合、電荷転送動作において、φＳＩＮをＯＮして、光信号電圧を転送し、次にφＳＩＮをＯＦＦしてから、図６のφＲｎをＯＮして、Ｖｎをリセットし、φＲｎをＯＦＦしてから、φＲＩＮをＯＮして、基準信号電圧を転送すればよい。
【００３４】
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００３５】
上記の回路は１つの半導体基盤上に形成し、リニアイメージセンサーとすることが可能である。また、このリニアイメージセンサーＩＣを複数個直線状に実装して、密着型イメージセンサーを供給することができる。
【００３６】
【発明の効果】
以上説明したように、本発明は、リセットスイッチの同じオフノイズが乗った光信号電圧と基準電圧とを読み出すので、固定パターンノイズはもとより、ランダムノイズの小さい光電変換装置が得られる。また、基準電圧と光信号電圧を、一旦別々の容量に全ビット同時に読み出すことができるので、この動作は低速で可能である。したがって、読み出す回路の面積を小さくできる。また、この容量から、ソースフォロアアンプを通じて、ビット順に、光信号電圧、基準電圧の順に読み出すので、リセット期間を入れる必要がなく、高速で読み出すことができる。
【００３７】
したがって、簡単な構成で、残像がなく、暗出力のばらつきが小さく、高速で読み出せるイメージセンサーＩＣを供給できる。また、このイメージセンサーＩＣを複数個直線状に実装した、密着型イメージセンサーを供給することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る光電変換装置の１ビット分の回路図である。
【図２】本発明の第２の実施形態に係る光電変換装置の１ビット分の回路図である。
【図３】本発明の第１の実施形態に係る光電変換装置と第２の実施形態に係る光電変換装置に共通のタイミングチャートである。
【図４】本発明の第３の実施形態に係る光電変換装置の回路図である。
【図５】本発明の第３の実施形態に係る光電変換装置のタイミングチャートである。
【図６】従来の画像読み取り装置に用いられているイメージセンサーＩＣの回路図である。
【図７】従来の画像読み取り装置に用いられているイメージセンサーＩＣのタイミングチャートである。
【符号の説明】
1 フォトダイオード
２ リセットスイッチ
３，４ ＭＯＳトランジスタ
５ 転送スイッチ
６、７ ＭＯＳトランジスタ
８ 光信号電圧保持容量
９ 基準電圧保持容量
１０ 光信号電圧読み出しスイッチ
１１ 基準電圧読み出しスイッチ
１２ ＭＯＳトランジスタ
１３ 読み出しＭＯＳトランジスタ
１４ 定電流源
１５ アンプ
１６ 容量
１７ リセットトランジスタ
１８ 出力端子
１９ 共通信号線
Ａ クランプ回路
１０１ フォトダイオード
１０２ リセットスイッチ
１０３ ソースフォロアアンプ
１０４ 定電流源
１０５ 読み出しスイッチ
１０６ 共通信号線
１０７ 信号線リセットスイッチ
１０８ 寄生容量
１０９ オペアンプ
１１０ 抵抗
１１１ 抵抗
１１２ チップセレクトスイッチ
１１３ 容量
１１４ ＭＯＳトランジスタ
１１５ 容量
１１６ 出力端子
Ａｎ ｎビット目の光電変換ブロック
Ｂｍ ｍチップ目のイメージセンサーＩＣブロック
Ｃ クランプ回路
Ｄ 反転増幅器
Claims (2)
- 光電変換手段と、前記光電変換手段の出力端子に接続した電荷転送手段と、前記電荷転送手段に接続したアンプ手段と、前記アンプ手段の入力端子に接続したリセット手段とからなる光電変換装置であって、前記光電変換手段の光信号蓄積後に、前記アンプ手段の入力端子に保持された基準信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段を開き、前記光電変換手段の光信号を前記アンプ手段の入力端子に転送し、次に前記電荷転送手段を閉じてから、前記アンプ手段の入力端子に保持された前記光信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段と前記リセット手段を開き前記光電変換手段の出力端子と前記アンプ手段の入力端子をリセットし、次に前記リセット手段を閉じてから前記電荷転送手段を閉じて、前記光電変換手段の出力端子と前記アンプ手段の入力端子を等しいオフセットレベルとしてから、次回の光信号蓄積を行う光電変換装置。
- 光電変換手段と、前記光電変換手段の出力端子に接続した電荷転送手段およびリセット手段と、前記電荷転送手段に接続したアンプ手段とからなる光電変換装置であって、前記光電変換手段の光信号蓄積後に、前記アンプ手段の入力端子に保持された前記基準信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段を開き、前記光電変換手段の光信号を前記アンプ手段の入力端子に転送し、次に前記電荷転送手段を閉じてから、前記アンプ手段の入力端子に保持された前記光信号を前記アンプ手段の出力端子から読み出し、次に前記電荷転送手段と前記リセット手段を開き前記光電変換手段の出力端子と前記アンプ手段の入力端子をリセットし、次に前記リセット手段を閉じてから前記電荷転送手段を閉じて、前記光電変換手段の出力端子と前記アンプ手段の入力端子を等しいオフセットレベルとしてから、次回の光信号蓄積を行う光電変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000400165A JP3939092B2 (ja) | 2000-12-28 | 2000-12-28 | 光電変換装置 |
| US10/022,677 US6822212B2 (en) | 2000-12-28 | 2001-12-17 | Photoelectric device having noise reduction circuitry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000400165A JP3939092B2 (ja) | 2000-12-28 | 2000-12-28 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002204336A JP2002204336A (ja) | 2002-07-19 |
| JP3939092B2 true JP3939092B2 (ja) | 2007-06-27 |
Family
ID=18864812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000400165A Expired - Lifetime JP3939092B2 (ja) | 2000-12-28 | 2000-12-28 | 光電変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6822212B2 (ja) |
| JP (1) | JP3939092B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525895B1 (ko) * | 2003-04-30 | 2005-11-02 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 단위화소 |
| US20060103749A1 (en) * | 2004-11-12 | 2006-05-18 | Xinping He | Image sensor and pixel that has switchable capacitance at the floating node |
| US8659766B2 (en) * | 2009-12-24 | 2014-02-25 | Canon Kabushiki Kaisha | Image reading apparatus, multifunction printer, and image reading method |
| JP6089716B2 (ja) * | 2013-01-18 | 2017-03-08 | 株式会社リコー | 光電変換装置と画像読取装置及び画像形成装置 |
| KR102160805B1 (ko) * | 2014-01-21 | 2020-09-28 | 삼성전자주식회사 | 이미지 센서의 출력 데이터 보정 방법 |
| CN106791463B (zh) * | 2016-11-30 | 2019-08-20 | 上海集成电路研发中心有限公司 | 一种全局快门cmos像素单元及图像采集方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3933823A1 (de) * | 1989-10-10 | 1991-04-18 | Steinheil Optronik Gmbh | Optoelektronische schaltungsanordnung |
| EP0878091B1 (de) * | 1996-10-31 | 2002-09-11 | Böhm, Markus, Prof. Dr.-Ing. | Farbbildsensor für kurzzeitbelichtung |
| US5898168A (en) * | 1997-06-12 | 1999-04-27 | International Business Machines Corporation | Image sensor pixel circuit |
| JP3571934B2 (ja) * | 1998-10-23 | 2004-09-29 | セイコーインスツルメンツ株式会社 | イメージセンサー |
| US6548802B2 (en) * | 2001-04-20 | 2003-04-15 | Agilent Technologies, Inc. | Optical receiver zero calibration system and method |
-
2000
- 2000-12-28 JP JP2000400165A patent/JP3939092B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-17 US US10/022,677 patent/US6822212B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002204336A (ja) | 2002-07-19 |
| US20020190188A1 (en) | 2002-12-19 |
| US6822212B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399954B1 (ko) | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 | |
| US6438276B1 (en) | Imaging system having a sensor array reset noise reduction mechanism | |
| US7224389B2 (en) | Method to adjust the signal level of an active pixel and corresponding active pixel | |
| JP4457134B2 (ja) | Ｃｍｏｓを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのｃｍｏｓを基礎とするピクセル構造 | |
| US7378639B2 (en) | Photoelectric conversion device and image sensor having a reset potential of a common signal line being common to the potential of a reference voltage terminal | |
| US20080122962A1 (en) | Image sensors with output noise reduction mechanisms | |
| TWI390976B (zh) | 訊號處理裝置、固態攝像裝置以及畫素訊號產生方法 | |
| JPH06284342A (ja) | イメージセンサとその駆動方法 | |
| JP4288346B2 (ja) | 撮像装置及び画素回路 | |
| CN102300058A (zh) | 固体摄像装置 | |
| JP4916517B2 (ja) | 傾斜付き転送ゲート・クロックを使用するａ／ｄコンバータ | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| US6995797B2 (en) | Charge detecting device for a solid state imaging device | |
| JP3933972B2 (ja) | 光電変換装置 | |
| JP3782326B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2005012752A (ja) | 信号処理回路、イメージセンサーｉｃおよび信号処理方法 | |
| JP3939092B2 (ja) | 光電変換装置 | |
| US6888573B2 (en) | Digital pixel sensor with anti-blooming control | |
| JP4956750B2 (ja) | イメージセンサのための画素及びイメージセンサデバイス | |
| JP3782327B2 (ja) | 固体撮像装置およびその駆動方法 | |
| US6545776B1 (en) | Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS | |
| US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
| WO2010113722A1 (ja) | 固体撮像装置 | |
| JPH0897965A (ja) | 密着型イメージセンサ | |
| JP2865209B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3939092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |