KR100525895B1 - 씨모스 이미지 센서의 단위화소 - Google Patents

씨모스 이미지 센서의 단위화소 Download PDF

Info

Publication number
KR100525895B1
KR100525895B1 KR10-2003-0027890A KR20030027890A KR100525895B1 KR 100525895 B1 KR100525895 B1 KR 100525895B1 KR 20030027890 A KR20030027890 A KR 20030027890A KR 100525895 B1 KR100525895 B1 KR 100525895B1
Authority
KR
South Korea
Prior art keywords
active region
gate
transistor
floating diffusion
diffusion node
Prior art date
Application number
KR10-2003-0027890A
Other languages
English (en)
Other versions
KR20040093999A (ko
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0027890A priority Critical patent/KR100525895B1/ko
Priority to US10/745,042 priority patent/US7030357B2/en
Priority to JP2004011647A priority patent/JP4344843B2/ja
Publication of KR20040093999A publication Critical patent/KR20040093999A/ko
Application granted granted Critical
Publication of KR100525895B1 publication Critical patent/KR100525895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 플로팅확산노드의 캐패시턴스를 감소시키고, 배드픽셀페일 발생을 억제하며, 전원전압에 의한 누설성분을 제거하는데 적합한 씨모스 이미지 센서를 제공하기 위한 것으로, 본 발명의 씨모스 이미지 센서의 단위화소는 포토다이오드가 형성되는 제1활성영역, 상기 제1활성영역의 중앙부분으로부터 면적이 좁아지는 병목효과를 주면서 연장되어 플로팅확산노드와 리셋트랜지스터가 형성되는 제2활성영역, 및 상기 제1활성영역과 상기 제2활성영역으로부터 이격되어 드라이브트랜지스터와 셀렉트트랜지스터가 형성되는 제3활성영역을 포함하고, 상기 제2활성영역과 제3활성영역은 필드영역에 의해 전기적으로 이격된다.

Description

씨모스 이미지 센서의 단위화소{UNIT PIXEL FOR CMOS IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것으로, 특히 씨모스 이미지 센서에 관한 것이다.
일반적인 씨모스 이미지센서의 단위화소(Unit Pixel)는 하나의 포토다이오드(Photodiode; PD)와 네 개의 NMOS(Tx Tr, Rx Tr, Sx Tr, Dx Tr)로 구성된다.
네 개의 NMOS는 포토다이오드(PD)에서 집속된 광전하(Photo-generated charge)를 플로팅확산노드(Floating Diffusion; FD)로 운송하기 위한 트랜스퍼트랜지스터(Transfer transistor), 원하는 값으로 플로팅확산노드(FD)의 전위를 세팅하고 전하(Cpd)를 배출하여 플로팅확산노드(FD)를 리셋(Reset)시키기 위한 리셋트랜지스터(Reset transistor), 소오스팔로워-버퍼증폭기(Source Follower Buffer Amplif ier) 역할을 하는 드라이브트랜지스터(Drive transistor), 스위칭으로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Select transistor)로 구성된다.
도 1a는 종래 기술에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도이다.
도 1a에 도시된 바와 같이, 포토다이오드, 포토다이오드와 플로팅확산노드 사이에 드레인-소스 경로가 형성되고 게이트에 제어신호 Tx가 입력되는 트랜스퍼트랜지스터, 플로팅확산노드와 전원전압단 사이에 소스-드레인 경로가 형성되고 게이트에 제어신호 Rx가 입력되는 리셋트랜지스터, 게이트가 플로팅확산노드에 연결되고 드레인이 전원전압단에 연결된 드라이브트랜지스터, 드레인이 드라이브트랜지스터의 소스단에 연결되고 게이트에 제어신호 Sx가 입력되며 소스가 단위화소출력단에 연결된 셀렉트트랜지스터를 포함한다. 그리고, 셀렉트트랜지스터의 소스와 접지전원 사이에 드레인-소스 경로가 형성되고 바이어스 전압이 게이트로 입력되는 로드트랜지스터가 형성된다.
도 1b는 도 1a의 단위화소를 나타낸 레이아웃도이다.
도 1b에 도시된 바와 같이, 트랜스퍼트랜지스터의 게이트(Tx)가 그 일측이 포토다이오드(PD)가 형성될 활성영역에 소정폭 오버랩되면서 형성되고, 트랜스퍼트랜지스터의 게이트(Tx) 타측 아래 활성영역에는 플로팅확산노드(FD)가 형성된다. 여기서, 포토다이오드(PD)는 상대적으로 넓은 면적을 갖고 포토다이오드(PD)로부터 플로팅확산노드(FD)로는 병목 효과(bottle neck effect)를 주면서 그 면적이 좁아진다.
그리고, 플로팅확산노드(FD)를 중심으로 반시계 방향으로 리셋트랜지스터, 드라이브트랜지스터, 셀렉트트랜지스터가 형성될 활성영역이 연장되어 형성된다. 여기서, 리셋트랜지스터의 게이트(Rx), 드라이브트랜지스터의 게이트(Dx), 셀렉트트랜지스터의 게이트(Sx)는 소정 간격을 두고 활성영역의 상부를 가로지르면서 배열되고 있다.
그리고, 종래 기술의 단위화소는 5개의 콘택(M1CT)을 갖는데, 트랜스퍼트랜지스터의 게이트(Tx)에 제어신호 Tx를 인가하기 위한 'Tx CT', 플로팅확산노드(FD)와 드라이브트랜지스터의 게이트(Dx)를 연결하기 위한 'FD CT'과 'Dx CT', 전원전압이 공급되는 전원전압단콘택(이하 'VDD CT'라 약칭함), 단위화소의 출력을 위한 'output CT'이 있다.
전술한 바와 같은 종래 기술의 단위화소는, 'FD CT'이 존재함에 따라 플로팅확산노드의 면적 증가에 제한을 받고, 이는 플로팅확산노드의 캐패시턴스 감소가 어려운 문제를 초래한다. 여기서, 플로팅확산노드의 캐패시턴스 감소는 씨모스 이미지 센서의 구동범위 확보를 위해 필요한 것이다.
또한, 종래 기술은 단위화소내 콘택의 수가 총 5개로 콘택의 식각 및 갭필 공정의 안정성 및 마진 여부에 따라 배드픽셀페일(bad pixel fail)이 빈번하게 관찰되는 문제가 있다. 배드픽셀페일이라 함은 다크(dark), 화이트(white), 포화(saturation) 등의 화질 저하 현상을 의미한다.
또한, 종래 기술은 셀렉트트랜지스터와 드라이브트랜지스터가 형성되는 활성영역이 리셋트랜지스터와 트랜스퍼트랜지스터가 형성되는 활성영역과 연결되어 있으므로 고전압인 전원전압(VDD)에 의한 누설성분이 드라이브트랜지스터와 셀렉트트랜지스터의 동작에 직접적인 악영향을 미치는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 플로팅확산노드의 캐패시턴스를 감소시키고, 배드픽셀페일 발생을 억제하며, 전원전압에 의한 누설성분을 제거하는데 적합한 씨모스 이미지 센서를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 씨모스 이미지 센서의 단위화소는 포토다이오드, 상기 포토다이오드와 플로팅확산노드 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터, 상기 플로팅확산노드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 리셋트랜지스터, 드레인이 상기 플로팅확산노드에 접속되고 게이트가 상기 전원전압단에 접속된 드라이브트랜지스터, 및 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단에 접속된 셀렉트트랜지스터를 포함하는 것을 특징으로 하며, 상기 포토다이오드가 형성되는 제1활성영역, 상기 제1활성영역의 중앙부분으로부터 면적이 좁아지는 병목효과를 주면서 연장되어 상기 플로팅확산노드와 상기 리셋트랜지스터가 형성되는 제2활성영역, 및 상기 제1활성영역과 상기 제2활성영역으로부터 이격되어 상기 드라이브트랜지스터와 상기 셀렉트트랜지스터가 형성되는 제3활성영역을 포함하는 것을 특징으로 하고, 상기 제2활성영역과 제3활성영역은 필드영역에 의해 전기적으로 이격되는 것을 특징으로 한다.
또한, 본 발명의 씨모스 이미지 센서의 단위화소는, 포토다이오드, 상기 포토다이오드와 플로팅확산노드 사이에 드레인-소스 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터, 상기 포토다이오드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 리셋트랜지스터, 드레인이 상기 플로팅확산노드에 접속되고 게이트가 상기 전원전압에 접속된 드라이브트랜지스터, 및 상기 스위칭 역할로 어드레싱을 할 수 있도록 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단에 접속된 셀렉트트랜지스터를 포함하는 것을 특징으로 하고, 상기 포토다이오드가 형성된 제1활성영역, 상기 제1활성영역의 일측 모서리로부터 면적이 좁아지는 병목효과를 주면서 뻗어 상기 트랜스퍼트랜지스터, 플로팅확산노드 및 셀렉트트랜지스터가 형성되는 제2활성영역, 및 상기 제1활성영역의 타측 모서리로부터 면적이 좁아지는 병목효과를 주면서 뻗어 상기 리셋트랜지스터가 형성되고 자신의 끝단에 상기 전원전압단이 형성되는 제3활성영역을 포함하는 것을 특징으로 한다.
또한, 본 발명의 씨모스 이미지 센서의 단위화소는 포토다이오드, 상기 포토다이오드와 플로팅확산노드 사이에 드레인-소스 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터, 상기 플로팅확산노드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 제1리셋트랜지스터, 상기 포토다이오드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 제2리셋트랜지스터, 드레인이 상기 플로팅확산노드에 접속되고 게이트가 상기 전원전압에 접속된 드라이브트랜지스터, 및 상기 스위칭 역할로 어드레싱을 할 수 있도록 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단에 접속된 셀렉트트랜지스터를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도이다.
도 2a에 도시된 바와 같이, 1개의 포토다이오드(21)와 4개의 NMOS 트랜지스터(22, 24, 25, 26)로 구성되어 있다. 4개의 NMOS 트랜지스터는 포토다이오드(21)에서 모아진 광전하를 플로팅확산노드(23)로 운송하기 위하여 포토다이오드(21)와 플로팅확산노드(23) 사이에 드레인-소스 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터(22), 원하는 값으로 플로팅확산노드(23)의 전위를 세팅하고 전하를 배출하여 플로팅확산노드(23)를 리셋시키기 위하여 플로팅확산노드(23)와 전원전압(VDD) 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 리셋트랜지스터(24), 드레인이 플로팅확산노드(23)에 접속되고 게이트가 전원전압(VDD)에 접속된 드라이브트랜지스터(25), 스위칭 역할로 어드레싱을 할 수 있도록 게이트에 제어신호 Sx를 인가받으며 드레인이 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단(output)에 접속된 셀렉트트랜지스터(26)를 포함하여 구성된다. 도 2a에서 'Cf'는 플로팅확산노드가 갖는 캐패시턴스를 나타내고, 'Cp'는 포토다이오드가 갖는 캐패시턴스를 나타내며, 설명되지 않은 나머지 트랜지스터(LD)는 바이어스 전압(Vb)에 의해 구동되는 로드 트랜지스터이다.
위에서 설명한 바에 따르면, 드라이브트랜지스터(25)의 문턱전압에 의한 출력성능저하를 방지하기 위해 드라이브트랜지스터(25)의 게이트에 전원전압(VDD)을 인가하여 항상 턴온 상태를 유지하도록 하면서 드레인을 플로팅확산노드(FD)에 연결하므로써 플로팅확산노드(FD)로부터 입력되는 전압범위가 매우 작은 범위에서도 드라이브트랜지스터(25)의 출력전압 특성 커브가 리니어(Linear)한 특성을 나타내도록 한다. 즉, 플로팅확산노드(FD)로부터 입력되는 전압범위가 드라이브트랜지스터(25)의 문턱전압보다 작은 경우에도 리니어한 출력전압을 얻을 수 있다. 이와 같이, 드라이브트랜지스터(25)의 구조를 바꾸면 감도가 우수한 씨모스 이미지 센서를 구현할 수 있다.
도 2b는 도 2a의 단위화소를 나타낸 레이아웃도이다.
도 2b에 도시된 바와 같이, 제1실시예에 따른 단위화소는 포토다이오드가 형성된 제1활성영역(31), 제1활성영역(31)의 중앙부분으로부터 면적이 좁아지는 병목효과를 주면서 뻗은 제1영역(32a)과 제1영역(32a)으로부터 일방향으로 뻗은 제2영역(32b)으로 이루어진 제2활성영역, 제1활성영역(31)과 제2활성영역으로부터 이격된 위치, 자세히는 제2활성영역의 제2영역(32b)의 끝단에 인접하여 형성된 제3활성영역(33)을 포함한다. 여기서, 제1활성영역(31)은 실질적으로 사각형 형태를 이루고, 제2활성영역의 제1영역(32a)과 제2영역(32b)은 그 폭이 동일하고 제1영역(32a)은 트랜스퍼트랜지스터 및 플로팅확산노드(FD)가 형성되고 제2영역(32b)은 리셋트랜지스터가 형성된다. 그리고, 제3활성영역(33)은 드라이브트랜지스터와 셀렉트트랜지스터가 형성된다. 따라서, 제2활성영역과 제3활성영역(33)이 필드영역(FOX)에 의해 서로 전기적으로 이격되어 형성되므로 드라이브트랜지스터와 셀렉트트랜지스터가 형성되는 활성영역과 네이티브 NMOSFET인 트랜스퍼트랜지스터와 리셋트랜지스터가 형성되는 활성영역이 서로 격리된다.
그리고, 제1활성영역(31)과 제2활성영역의 제1영역(32a)간 접합부 상부에 트랜스퍼트랜지스터의 게이트(Tx)가 형성되고, 제2활성영역의 제2영역(32b) 상부에 리셋트랜지스터의 게이트(Rx)가 가로지르며, 제3활성영역(33) 상부에는 드라이브트랜지스터의 게이트(Dx)와 셀렉트트랜지스터의 게이트(Sx)가 가로지르는 형태로 형성된다. 이때, 드라이브트랜지스터의 게이트(Dx)는 제2활성영역의 제2영역(32b)의 끝단에 오버랩되는 길이로 확장되는데, 이는 드라이브트랜지스터의 게이트를 제2활성영역의 제2영역(32b)의 끝단에 형성되는 'VDD CT'과 연결하기 위함이다.
도 2b에 도시된 단위화소는 트랜스퍼트랜지스터의 게이트에 연결된 'Tx CT', 플로팅확산노드(FD)에 연결된 'FD CT', 제2활성영역의 제2영역(32b) 끝단에 연결된 'VDD CT', 제3활성영역(33)의 양 끝단에 각각 연결된 'D CT', 'output CT'을 포함한다. 여기서, 'D CT'는 드라이브트랜지스터의 드레인에 연결되는 콘택으로서, 이 'D CT'와 'FD CT'를 통해 금속선(M1)을 이용하여 드라이브트랜지스터의 드레인과 플로팅확산노드(FD)를 서로 연결시킨다. 그리고, 리셋트랜지스터의 드레인과 드라이브트랜지스터의 게이트(Dx)에 공통으로 전원전압을 인가하기 위한 'VDD CT'은 버팅콘택(butting contact) 구조이다. 이처럼 'VDD CT'을 버팅콘택으로 형성하면 드라이브트랜지스터의 게이트(Dx)에 콘택을 형성할 필요가 없다.
전술한 바와 같은 단위화소는 드라이브트랜지스터와 셀렉트트랜지스터가 형성되는 활성영역을 트랜스퍼트랜지스터와 리셋트랜지스터가 형성되는 활성영역으로부터 격리시키므로써, 전원전압(VDD)에 의한 누설로부터 드라이브트랜지스터와 셀렉트트랜지스터가 영향받는 것을 억제할 수 있다.
도 3a는 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도이다.
도 3a에 도시된 바와 같이, 1개의 포토다이오드(21)와 4개의 NMOS 트랜지스터(22, 24, 25, 26)로 구성되어 있다. 4개의 NMOS 트랜지스터는 포토다이오드(21)에서 모아진 광전하를 플로팅확산노드(23)로 운송하기 위하여 포토다이오드(21)와 플로팅확산노드(23) 사이에 드레인-소스 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터(22), 포토다이오드(21)와 전원전압단(VDD) 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 리셋트랜지스터(24),드레인이 플로팅확산노드(23)에 접속되고 게이트가 전원전압(VDD)에 접속된 드라이브트랜지스터(25), 스위칭 역할로 어드레싱을 할 수 있도록 게이트에 제어신호 Sx를 인가받으며 드레인이 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단(output)에 접속된 셀렉트트랜지스터(26)를 포함하여 구성된다. 도 3a에서 'Cf'는 플로팅확산노드가 갖는 캐패시턴스를 나타내고, 'Cp'는 포토다이오드가 갖는 캐패시턴스를 나타내며, 설명되지 않은 나머지 트랜지스터(LD)는 바이어스 전압(Vb)에 의해 구동되는 로드 트랜지스터이다.
위에서 설명한 바에 따르면, 리셋트랜지스터(25)를 포토다이오드에 직접 연결시키므로써 포토다이오드의 리셋효율을 증대시킨다.
아울러, 드라이브트랜지스터(25)의 문턱전압에 의한 출력성능저하를 방지하기 위해 드라이브트랜지스터(25)의 게이트에 전원전압(VDD)을 인가하여 항상 턴온 상태를 유지하도록 하면서 드레인을 플로팅확산노드(FD)에 연결하므로써 플로팅확산노드(FD)로부터 입력되는 전압범위가 매우 작은 범위에서도 드라이브트랜지스터(25)의 출력전압 특성 커브가 리니어(Linear)한 특성을 나타내도록 한다. 즉, 플로팅확산노드(FD)로부터 입력되는 전압범위가 드라이브트랜지스터(25)의 문턱전압보다 작은 경우에도 리니어한 출력전압을 얻을 수 있다. 이와 같이, 드라이브트랜지스터(25)의 구조를 바꾸면 감도가 우수한 씨모스 이미지 센서를 구현할 수 있다.
도 3b는 도 3a의 단위화소를 나타낸 레이아웃도이다.
도 3b에 도시된 바와 같이, 제2실시예에 따른 단위화소는 포토다이오드가 형성된 제1활성영역(41), 제1활성영역(41)의 일측 모서리로부터 면적이 좁아지는 병목효과를 주면서 뻗은 제2활성영역(42), 제1활성영역(41)의 타측 모서리로부터 면적이 좁아지는 병목효과를 주면서 뻗은 제3활성영역(43)을 포함한다. 여기서, 제1활성영역(41)은 실질적으로 사각형 형태를 이루고, 제2활성영역(42)은 트랜스퍼트랜지스터 플로팅확산노드 및 셀렉트트랜지스터가 형성되는 활성영역이며, 제3활성영역은 리셋트랜지스터가 형성되는 활성영역이다. 이때, 플로팅확산노드와 드라이브트랜지스터의 드레인은 콘택없이 직접 연결되며, 이는 플로팅확산노드와 드라이브트랜지스터의 드레인이 이온주입에 의해 형성되므로 가능하다.
그리고, 제1활성영역(41)과 제2활성영역(42)간 접합부 상부에 트랜스퍼트랜지스터의 게이트(Tx)가 형성되고, 트랜스퍼트랜지스터의 게이트(Tx)로부터 소정 거리를 두고 제2활성영역(42) 상부에 드라이브트랜지스터의 게이트(Dx)와 셀렉트트랜지스터의 게이트(Sx)가 배치된다. 제1활성영역(41)과 제3활성영역(43)의 접합부 상부에 리셋트랜지스터의 게이트(Rx)가 형성되며, 리셋트랜지스터의 게이트(Rx)는 제1활성영역(41)의 주변을 감싸는 형태로 연장되어 필드영역(FOX) 상부에 형성된다.
도 3b에 도시된 단위화소는 트랜스퍼트랜지스터의 게이트(Tx)에 연결된 'Tx CT', 제3활성영역(43)의 끝단에 연결된 'VDD CT', 제2활성영역(42)의 끝단에 연결된 'output CT'의 3개의 콘택을 포함한다. 여기서, 드라이브트랜지스터의 드레인과 플로팅확산노드(FD)는 제2활성영역에 형성되므로 별도의 연결배선이 필요하지 않다. 그리고, 리셋트랜지스터의 드레인과 드라이브트랜지스터의 게이트(Dx)에 공통으로 전원전압을 인가하기 위한 'VDD CT'은 버팅콘택 구조이다. 이처럼 'VDD CT'을 버팅콘택으로 형성하면 드라이브트랜지스터의 게이트(Dx)에 콘택을 형성할 필요가 없다. 따라서, 플로팅확산노드의 면적을 현저히 감소시키는 것이 가능하므로 플로팅확산노드의 캐패시턴스를 감소시켜 구동범위를 증가시킬 수 있다.
전술한 바와 같은 단위화소는 드라이브트랜지스터와 셀렉트트랜지스터가 형성되는 활성영역을 리셋트랜지스터가 형성되는 활성영역으로부터 격리시키므로써, 전원전압(VDD)에 의한 누설로부터 드라이브트랜지스터와 셀렉트트랜지스터가 영향받는 것을 억제한다.
또한, 콘택의 수를 5개에서 3개로 감소시켜 배드픽셀페일 발생을 현저히 감소시켜 공정 및 수율 안정화에 기여한다.
그리고, 포토다이오드를 제외한 활성영역이 단위화소내에서 차지하는 비율을 감소시켜 높은 필팩터를 구현한다. 즉, 포토다이오드가 실질적으로 단위화소의 하부영역을 모두 차지하고 나머지 트랜지스터들이 단위화소의 상부영역에 일부 차지하는 형태로 형성되어 필팩터가 증가한다.
도 3c는 도 3b의 변형예로서, 셀렉트트랜지스터가 형성되는 제2활성영역(42)의 끝단을 일방향으로 꺽어 형성하고 있다.
도 4는 본 발명의 제3실시예에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도이다.
도 4에 도시된 바와 같이, 1개의 포토다이오드(51)와 5개의 NMOS 트랜지스터(52, 54a, 54b, 55, 56)로 구성되어 있다. 5개의 NMOS 트랜지스터는 포토다이오드(51)에서 모아진 광전하를 플로팅확산노드(53)로 운송하기 위하여 포토다이오드(51)와 플로팅확산노드(53) 사이에 드레인-소스 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터(52), 원하는 값으로 플로팅확산노드(53)의 전위를 세팅하고 전하를 배출하여 플로팅확산노드(53)를 리셋시키기 위하여 플로팅확산노드(53)와 전원전압(VDD) 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 제1리셋트랜지스터(54a), 포토다이오드(41)와 전원전압단(VDD) 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 제2리셋트랜지스터(54b), 드레인이 플로팅확산노드(53)에 접속되고 게이트가 전원전압(VDD)에 접속된 드라이브트랜지스터(55), 스위칭 역할로 어드레싱을 할 수 있도록 게이트에 제어신호 Sx를 인가받으며 드레인이 드라이브트랜지스터(55)의 소스에 접속되고 소스는 단위화소출력단(output)에 접속된 셀렉트트랜지스터(56)를 포함하여 구성된다. 도 4에서 'Cf'는 플로팅확산노드가 갖는 캐패시턴스를 나타내고, 'Cp'는 포토다이오드가 갖는 캐패시턴스를 나타내며, 설명되지 않은 나머지 트랜지스터(LD)는 바이어스 전압(Vb)에 의해 구동되는 로드 트랜지스터이다.
위에서 설명한 바에 따르면, 드라이브트랜지스터(55)의 문턱전압에 의한 출력성능저하를 방지하기 위해 드라이브트랜지스터(55)의 게이트에 전원전압(VDD)을 인가하여 항상 턴온 상태를 유지하도록 하면서 드레인을 플로팅확산노드(53)에 연결하므로써 플로팅확산노드(53)로부터 입력되는 전압범위가 매우 작은 범위에서도 드라이브트랜지스터(55)의 출력전압 특성 커브가 리니어한 특성을 나타내도록 한다. 즉, 플로팅확산노드(53)로부터 입력되는 전압범위가 드라이브트랜지스터(55)의 문턱전압보다 작은 경우에도 리니어한 출력전압을 얻을 수 있다. 이와 같이, 드라이브트랜지스터(55)의 구조를 바꾸면 감도가 우수한 씨모스 이미지 센서를 구현할 수 있다. 더불어, 제3실시예는 제2리셋트랜지스터(54b)를 포토다이오드(51)에 직접 연결시키므로써 포토다이오드의 리셋효율을 증가시키는 부가적인 효과를 동시에 구현한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 드라이브트랜지스터의 드레인을 플로팅확산노드에 연결하고 게이트에 전원전압을 인가하므로써 플로팅확산노드의 작은 전압 범위에서도 반응하도록 하여 고감도의 씨모스 이미지 센서를 구현할 수 있는 효과가 있다.
그리고, 드라이브트랜지스터와 셀렉트트랜지스터가 형성되는 활성영역을 리셋트랜지스터가 형성되는 활성영역으로부터 격리시키므로써, 전원전압(VDD)에 의한 누설로부터 드라이브트랜지스터와 셀렉트트랜지스터가 영향받는 것을 억제할 수 있는 효과가 있다.
그리고, 콘택의 수를 감소시키므로써 배드픽셀페일 발생을 억제하여 수율을 개선시킬 수 있는 효과가 있다.
도 1a는 종래 기술에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도,
도 1b는 도 1a의 단위화소를 나타낸 레이아웃도,
도 2a는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도,
도 2b는 도 2a의 단위화소를 나타낸 레이아웃도,
도 3a는 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도,
도 3b는 도 3a의 단위화소를 나타낸 레이아웃도,
도 3c는 도 3b의 변형예를 도시한 도면,
도 4는 본 발명의 제3실시예에 따른 씨모스 이미지 센서의 단위화소를 나타낸 회로도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 제1활성영역 32a,32b : 제2활성영역
33 : 제3활성영역

Claims (14)

  1. 포토다이오드;
    상기 포토다이오드와 플로팅확산노드 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터;
    상기 플로팅확산노드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 리셋트랜지스터;
    드레인이 상기 플로팅확산노드에 접속되고 게이트가 상기 전원전압단에 접속된 드라이브트랜지스터; 및
    게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단에 접속된 셀렉트트랜지스터
    를 포함하는 씨모스 이미지 센서의 단위화소.
  2. 제1항에 있어서,
    상기 드라이브트랜지스터의 드레인과 상기 플로팅확산노드는 금속배선을 통해 서로 전기적으로 연결되는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  3. 제1항에 있어서,
    상기 포토다이오드가 형성되는 제1활성영역;
    상기 제1활성영역의 중앙부분으로부터 면적이 좁아지는 병목효과를 주면서 연장되어 상기 플로팅확산노드와 상기 리셋트랜지스터가 형성되는 제2활성영역; 및
    상기 제1활성영역과 상기 제2활성영역으로부터 이격되어 상기 드라이브트랜지스터와 상기 셀렉트트랜지스터가 형성되는 제3활성영역
    을 포함하는 씨모스 이미지 센서의 단위화소.
  4. 제3항에 있어서,
    상기 제2활성영역과 제3활성영역은 필드영역에 의해 전기적으로 이격되는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  5. 제3항에 있어서,
    상기 제2활성영역은,
    상기 제1활성영역의 중앙부분으로부터 뻗어 트랜스퍼트랜지스터와 상기 플로팅확산노드가 형성되는 제1영역; 및
    상기 제1영역으로부터 일방향으로 뻗어 리셋트랜지스터가 형성되고 자신의 끝단에 전원전압단콘택이 연결되는 제2영역
    을 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  6. 제5항에 있어서,
    상기 제1활성영역과 상기 제1영역간 접합부 상부에 형성된 상기 트랜스퍼트랜지스터의 게이트;
    상기 제2영역 상부를 가로지르는 상기 리셋트랜지스터의 게이트; 및
    상기 제3활성영역 상부를 소정 거리를 두고 가로지르는 상기 드라이브트랜지스터의 게이트와 상기 셀렉트트랜지스터의 게이트를 더 포함하되,
    상기 드라이브트랜지스터의 게이트는 상기 전원전압단콘택과 연결되는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  7. 제6항에 있어서,
    상기 드라이브트랜지스터의 게이트는 상기 제2영역의 끝단에 오버랩되는 길이로 확장되어 상기 전원전압단콘택과 연결되는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 전원전압단콘택은 버팅콘택인 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  9. 포토다이오드;
    상기 포토다이오드와 플로팅확산노드 사이에 드레인-소스 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터;
    상기 포토다이오드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 리셋트랜지스터;
    드레인이 상기 플로팅확산노드에 접속되고 게이트가 상기 전원전압에 접속된 드라이브트랜지스터; 및
    상기 스위칭 역할로 어드레싱을 할 수 있도록 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단에 접속된 셀렉트트랜지스터
    를 포함하는 씨모스 이미지 센서의 단위화소.
  10. 제9항에 있어서,
    상기 포토다이오드가 형성된 제1활성영역;
    상기 제1활성영역의 일측 모서리로부터 면적이 좁아지는 병목효과를 주면서 뻗어 상기 트랜스퍼트랜지스터, 플로팅확산노드 및 셀렉트트랜지스터가 형성되는 제2활성영역; 및
    상기 제1활성영역의 타측 모서리로부터 면적이 좁아지는 병목효과를 주면서 뻗어 상기 리셋트랜지스터가 형성되고 자신의 끝단에 상기 전원전압단이 형성되는 제3활성영역
    을 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  11. 제10항에 있어서,
    상기 제1활성영역과 상기 제2활성영역간 접합부 상부에 형성된 상기 트랜스퍼트랜지스터의 게이트;
    상기 트랜스퍼트랜지스터의 게이트로부터 소정 거리를 두고 상기 제2활성영역 상부에 형성된 상기 드라이브트랜지스터의 게이트와 상기 셀렉트트랜지스터의 게이트; 및
    상기 제1활성영역과 상기 제3활성영역의 접합부 상부에 형성된 상기 리셋트랜지스터의 게이트
    를 더 포함하는 씨모스 이미지 센서의 단위화소.
  12. 제11항에 있어서,
    상기 드라이브트랜지스터의 게이트는,
    자신의 일측 끝단이 상기 제3활성영역의 끝단에 오버랩되는 길이를 가져, 상기 전원전압단과 버팅콘택을 통해 서로 연결되는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  13. 제10항에 있어서,
    상기 플로팅확산노드와 상기 드라이브트랜지스터는 이온주입에 의해 직접 연결되는 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  14. 포토다이오드;
    상기 포토다이오드와 플로팅확산노드 사이에 드레인-소스 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터;
    상기 플로팅확산노드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 제1리셋트랜지스터;
    상기 포토다이오드와 전원전압단 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Rx를 인가받는 제2리셋트랜지스터;
    드레인이 상기 플로팅확산노드에 접속되고 게이트가 상기 전원전압에 접속된 드라이브트랜지스터; 및
    상기 스위칭 역할로 어드레싱을 할 수 있도록 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 소스는 단위화소출력단에 접속된 셀렉트트랜지스터
    를 포함하는 씨모스 이미지 센서의 단위화소.
KR10-2003-0027890A 2003-04-30 2003-04-30 씨모스 이미지 센서의 단위화소 KR100525895B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0027890A KR100525895B1 (ko) 2003-04-30 2003-04-30 씨모스 이미지 센서의 단위화소
US10/745,042 US7030357B2 (en) 2003-04-30 2003-12-22 Unit pixel in CMOS image sensor with high sensitivity
JP2004011647A JP4344843B2 (ja) 2003-04-30 2004-01-20 Ｃｍｏｓイメージセンサの単位画素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0027890A KR100525895B1 (ko) 2003-04-30 2003-04-30 씨모스 이미지 센서의 단위화소

Publications (2)

Publication Number Publication Date
KR20040093999A KR20040093999A (ko) 2004-11-09
KR100525895B1 true KR100525895B1 (ko) 2005-11-02

Family

ID=33308373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0027890A KR100525895B1 (ko) 2003-04-30 2003-04-30 씨모스 이미지 센서의 단위화소

Country Status (3)

Country Link
US (1) US7030357B2 (ko)
JP (1) JP4344843B2 (ko)
KR (1) KR100525895B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028137B1 (ko) * 2003-04-30 2011-04-08 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
JP4128947B2 (ja) * 2003-12-19 2008-07-30 株式会社東芝 固体撮像装置
US20060255380A1 (en) * 2005-05-10 2006-11-16 Nan-Yi Lee CMOS image sensor
US7697050B1 (en) * 2004-09-07 2010-04-13 Melexis Tessenderlo Nv Active pixel image sensor with low noise reset
JP2006120710A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 固体撮像装置
US20060103749A1 (en) * 2004-11-12 2006-05-18 Xinping He Image sensor and pixel that has switchable capacitance at the floating node
KR100640964B1 (ko) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 시모스 이미지 센서의 단위화소 회로
KR100690169B1 (ko) 2005-10-25 2007-03-08 매그나칩 반도체 유한회사 시모스 이미지센서
KR100789624B1 (ko) * 2006-08-31 2007-12-27 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 이의 제조 방법
KR100828943B1 (ko) * 2006-12-19 2008-05-13 (주)실리콘화일 3t-4s 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장 장치, 반도체 공정 마스크, 반도체 웨이퍼
US7427790B2 (en) * 2007-01-19 2008-09-23 Eastman Kodak Company Image sensor with gain control
WO2008124605A1 (en) * 2007-04-04 2008-10-16 Texas Instruments Incorporated Imaging device and imaging device drive method
JP2008258885A (ja) * 2007-04-04 2008-10-23 Texas Instr Japan Ltd 撮像装置および撮像装置の駆動方法
JP2008300898A (ja) * 2007-05-29 2008-12-11 Olympus Corp 固体撮像装置とそれを用いた撮像システム
KR101445661B1 (ko) 2008-01-24 2014-11-03 삼성전자주식회사 피모스 트랜지스터를 사용하는 씨모스 이미지 센서
US8077236B2 (en) * 2008-03-20 2011-12-13 Aptina Imaging Corporation Method and apparatus providing reduced metal routing in imagers
US8204632B2 (en) * 2008-06-03 2012-06-19 Electric Power Research Institute, Inc. Emergency frequency load shedding scheme
TWI424746B (zh) * 2011-02-14 2014-01-21 Ind Tech Res Inst 影像感測器及其感測方法
US8569806B2 (en) 2011-09-02 2013-10-29 Hoon Kim Unit pixel of image sensor and photo detector thereof
US8610234B2 (en) 2011-09-02 2013-12-17 Hoon Kim Unit pixel of image sensor and photo detector thereof
US9735189B2 (en) 2015-01-15 2017-08-15 Hoon Kim Image sensor with solar cell function and electronic device thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939092B2 (ja) * 2000-12-28 2007-06-27 セイコーインスツル株式会社 光電変換装置

Also Published As

Publication number Publication date
US20040217262A1 (en) 2004-11-04
US7030357B2 (en) 2006-04-18
JP2004336005A (ja) 2004-11-25
KR20040093999A (ko) 2004-11-09
JP4344843B2 (ja) 2009-10-14

Similar Documents

Publication Publication Date Title
KR100525895B1 (ko) 씨모스 이미지 센서의 단위화소
KR100955735B1 (ko) 씨모스 이미지 센서의 단위화소
US7692226B2 (en) CMOS image sensor
US6930338B2 (en) Unit pixel for use in CMOS image sensor
US9899437B2 (en) CMOS image sensor
KR100312974B1 (ko) 이미지센서의 단위 화소
KR100532286B1 (ko) 새로운 단위화소를 구비한 시모스 이미지센서
US5825249A (en) Multistage source follower amplifier having a wide bandwidth and low power consumption
KR20040038225A (ko) 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소
US10461741B2 (en) Power switch and semiconductor device thereof
JP2986752B2 (ja) 半導体装置
US20050046721A1 (en) Solid-state image pickup device
KR20040093997A (ko) 씨모스 이미지 센서의 단위화소
KR20040093901A (ko) 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소
KR100738183B1 (ko) 액티브 영역과 버팅 콘택을 갖는 ｃｍｏｓ 이미지센서 및그 제조 방법
JP3084034B2 (ja) 半導体装置
KR20040093971A (ko) 씨모스 이미지센서 및 그 제조방법
KR20040093908A (ko) 씨모스 이미지 센서의 단위화소
KR100266008B1 (ko) 신호증폭기의입력트랜지스터구조
KR100700871B1 (ko) Ｃｍｏｓ 이미지센서 및 그 제조 방법
KR100987906B1 (ko) 씨모스 이미지센서의 단위화소
KR20070071006A (ko) 시모스 이미지 센서
KR20050039171A (ko) 저조도 특성을 향상시킨 시모스 이미지센서의 제조방법
KR20040093951A (ko) 씨모스 이미지 센서의 단위화소
KR20040093995A (ko) 씨모스 이미지센서

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee