KR20040093901A - 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소 - Google Patents

다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소 Download PDF

Info

Publication number
KR20040093901A
KR20040093901A KR1020030027767A KR20030027767A KR20040093901A KR 20040093901 A KR20040093901 A KR 20040093901A KR 1020030027767 A KR1020030027767 A KR 1020030027767A KR 20030027767 A KR20030027767 A KR 20030027767A KR 20040093901 A KR20040093901 A KR 20040093901A
Authority
KR
South Korea
Prior art keywords
transistor
gate
source
reset transistor
reset
Prior art date
Application number
KR1020030027767A
Other languages
English (en)
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030027767A priority Critical patent/KR20040093901A/ko
Publication of KR20040093901A publication Critical patent/KR20040093901A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 포토다이오드의 리셋효율이 저하되는 것을 방지하고, 드라이브트랜지스터의 바디효과를 억제하는데 적합한 씨모스 이미지 센서의 단위화소를 제공하기 위한 것으로, 본 발명의 단위화소는 포토다이오드, 상기 포토다이오드와 플로팅노드 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터, 상기 플로팅노드와 전원전압단자 사이에 소스-게이트 경로가 형성되는 리셋트랜지스터, 게이트가 상기 플로팅노드에 접속되고 드레인이 상기 전원전압단에 접속되며 소스가 상기 리셋트랜지스터의 드레인과 접속된 드라이브트랜지스터, 및 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 자신의 소스는 단위화소출력단에 접속된 셀렉트트랜지스터를 포함한다.

Description

다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지 센서의 단위화소{UNIT PIXEL FOR CMOS IMAGE SENSOR WITH MULTI-FUNTION RESET TRANSISTOR}
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 리셋 효율을 개선시킨 씨모스 이미지 센서에 관한 것이다.
씨모스 이미지 센서(CMOS image sensor)는 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 빛에 반응하여 생성된 전자를 전압으로 변환하고 신호처리 과정을 거쳐 화상정보를 재현한다. 씨모스 이미지 센서는 각종 카메라, 의료장비, 감시용 카메라, 위치확인 및 감지를 위한 각종 산업 장비, 장난감 등 화상신호를 재현하는 모든 분야에 이용 가능하며, 저전압 구동과 단일 칩화가 가능하여 점점 활용범위가 확대되고 있는 추세이다.
일반적으로 씨모스 이미지 센서는 화소수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 이와 같은 씨모스 이미지 센서는, 종래 이미지센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.
도 1은 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지는 씨모스 이미지센서의 단위화소를 보이는 회로도로서, 광감지 수단인 포토다이오드(PD)와 4개의 NMOSFET로 구성되는 씨모스 이미지센서의 단위화소를 보이고 있다. 4개의 NMOSFET 중 트랜스퍼트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅확산노드(FD)로 운송하는 역할을 하고, 리셋트랜지스터(Rx)는 신호검출을 위해 플로팅확산노드(FD)에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브트랜지스터(Dx)는 소스팔로워(Source Follower)로서 역할하며, 셀렉트트랜지스터(Sx)는 스위칭(Switching) 및 어드레싱(Addressing)을 위한 것이다. 도면에서 'Cf'는 플로팅확산노드가 갖는 캐패시턴스를, 'Cp'는 포토다이오드가 갖는 캐패시턴스를 각각 나타낸다. 설명되지 않은 나머지 트랜지스터(LD)는 바이어스 전압(Bias Voltage; Vb)에 의해 구동되는 로드 트랜지스터이다.
이와 같이 구성된 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. 처음에는 리셋트랜지스터(Rx), 트랜스퍼트랜지스터(Tx) 및 셀렉트 트랜지스터(Sx)를 온(on)시켜 단위화소를 리셋시킨다. 이때 포토다이오드(PD)는 공핍되기 시작하여 캐패시턴스 Cp는 전하축적(carrier charging)이 발생하고, 플로팅 확산노드의 캐패시턴스Cf는 전원전압(VDD)까지 전하축전된다. 그리고 트랜스퍼 트랜지스터(Tx)를 오프시키고 셀렉트트랜지스터(Sx)를 온시킨 다음 리셋트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 픽셀출력단(Out)으로부터 출력전압 V1을 읽어 버퍼에 저장시키고 난 후, 트랜스퍼 트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 캐패시턴스 Cp의 캐리어들을 캐패시턴스 Cf로 이동시킨 다음, 다시 픽셀출력단(Out)에서 출력전압 V2를 읽어들여 V1 - V2에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위화소에 대한 한 동작주기가 완료된다.
도 2는 도 1의 리셋트랜지스터의 전달특성을 나타낸 도면이다. 도 2에서, x축은 리셋트랜지스터의 게이트전압(VG)이며, y축은 게이트전압에 따른 출력전류(Id)를 나타낸다.
도 2에 도시된 바와 같이, 리셋트랜지스터는 일반적인 트랜지스터와 동일하게 게이트전압(VG,R)이 문턱전압(Vth)과 동일할 때 출력전류는 0이고, 게이트전압(VG,R)이 문턱전압(Vth)보다 큰 값 이상으로 증가할수록 점차 선형적으로 출력전류가 증가한다.
종래 기술에서 리셋트랜지스터의 리셋효율을 극대화시키기 위해서는 리셋트랜지스터의 문턱전압(Vth)을 최대한 0V 근처까지 감소시켜야만 한다. 이는 리셋트랜지스터를 네이티브 NMOSFET로 형성하는 이유가 되기도 한다.
도 3은 도 1의 드라이브트랜지스터의 출력특성을 나타낸 도면이다.
도 3에 도시된 바와 같이, 드라이브트랜지스터는 게이트전압(VG,D)이 증가할수록 출력전압(Vout, D)이 선형적으로 증가하는 특성을 보이다가 소정 게이트전압(드레인전압=게이트전압-문턱전압) 이상에서는 일정한 출력전압을 갖는다. 이를 바디효과(body effect)에 의한 포화(saturation) 현상이라고 한다.
그러나, 종래기술은 리셋트랜지스터의 드레인단자에 전원전압(VDD)이 공급되고 게이트단자에 입력신호 Rx가 공급되므로 문턱전압(Vth)을 보다 낮게 제어하는 것이 어렵고, 문턱전압을 낮게 제어하지 못하는 경우 문턱전압에 의해 출력전압의 래그(lag) 현상이 발생하는 문제가 있다. 이와 같은 출력전압의 래그 현상은 리셋트랜지스터의 출력 성능을 저하시키는 원인이 되며, 리셋트랜지스터의 출력 성능이 저하되는 경우에는 포토다이오드의 리셋 효율이 저하된다. 따라서, 리셋트랜지스터의 문턱전압을 최대한 감소시켜 포토다이오드의 리셋효율을 증가시킬 수 있는 방법이 요구된다.
또한, 종래 기술은 바디효과로 인해 포화특성을 보이는 드라이브트랜지스터의 출력특성으로 인해 씨모스이미지센서의 구동범위(Dynamic range) 특성을 열화시키는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 포토다이오드의 리셋효율이 저하되는 것을 방지하는데 적합한 씨모스 이미지 센서의 단위화소를 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 드라이브트랜지스터의 바디효과를 억제하는데 적합한 씨모스 이미지 센서의 단위화소를 제공하는데 있다.
도 1은 종래 기술에 따른 씨모스 이미지 센서의 단위화소를 나타낸 등가회로도,
도 2는 도 1의 리셋트랜지스터의 전달특성을 보인 그래프,
도 3은 도 1의 드라이브트랜지스터의 출력특성을 보인 그래프,
도 4는 본 발명의 제1실시예에 따른 단위화소의 등가회로도,
도 5는 본 발명의 실시예에 따른 전원전압 공급도,
도 6a 및 도 6b는 본 발명의 실시예에 따른 리셋트랜지스터의 리셋동작을 보인 도면,
도 7a 및 도 7b는 본 발명의 실시예에 따른 리셋트랜지스터의 피드백동작을 보인 도면,
도 8은 도 4에 도시된 단위화소의 평면도,
도 9는 본 발명의 제2실시예에 따른 단위화소의 등가회로도,
도 10은 도 9의 단위화소를 나타낸 평면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 포토다이오드 22 : 트랜스퍼트랜지스터
23 : 플로팅확산노드 24 : 리셋트랜지스터
25 : 드라이브트랜지스터 26 : 셀렉트트랜지스터
상기 목적을 달성하기 위한 본 발명의 씨모스 이미지 센서의 단위화소는 포토다이오드, 상기 포토다이오드와 플로팅노드 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터, 상기 플로팅노드와 전원전압단자 사이에 소스-게이트 경로가 형성되는 리셋트랜지스터, 게이트가 상기 플로팅노드에 접속되고 드레인이 상기 전원전압단에 접속되며 소스가 상기 리셋트랜지스터의 드레인과 접속된 드라이브트랜지스터, 및 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 자신의 소스는 단위화소출력단에 접속된 셀렉트트랜지스터를 포함하는 것을 특징으로 한다.
또한 본 발명의 씨모스 이미지 센서의 단위화소는 포토다이오드, 상기 포토다이오드와 플로팅노드 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터, 상기 포토다이오드와 전원전압단자 사이에 소스-게이트 경로가 형성되는 리셋트랜지스터, 게이트가 상기 플로팅노드에 접속되고 드레인이 상기 전원전압단에 접속되며 소스가 상기 리셋트랜지스터의 드레인과 접속된 드라이브트랜지스터, 및 게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 자신의 소스는 단위화소출력단에 접속된 셀렉트트랜지스터를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 제1실시예에 따른 단위화소의 등가회로도이다.
도 4에 도시된 바와 같이, 제1실시예에 따른 씨모스 이미지 센서의 단위화소는 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지며, 광감지 수단인 포토다이오드(21)와 4개의 NMOSFET(22, 24, 25, 26)로 구성된다.
먼저, 트랜스퍼트랜지스터(22)는 포토다이오드(21)에서 생성된 광전하를 플로팅확산노드(23)로 운송하는 역할을 하는 것으로, 포토다이오드(21)와 플로팅노드(23) 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는다.
그리고, 리셋트랜지스터(24)는 신호검출을 위해 플로팅확산노드(23)에 저장되어 있는 전하를 배출하는 역할을 하는 것으로, 플로팅노드(23)와 전원전압단자(VDD) 사이에 소스-게이트 경로가 형성된다.
그리고, 드라이브트랜지스터(25)는 소스팔로워로서 게이트가 플로팅확산노드(23)에 접속되고 드레인이 전원전압단자(VDD)에 접속되며 소스가 리셋트랜지스터(24)의 드레인과 접속된다.
마지막으로, 셀렉트트랜지스터(26)는 스위칭 및 어드레싱을 위한 것으로, 게이트에 제어신호 Sx를 인가받으며 드레인이 드라이브트랜지스터(25)의 소스에 접속되고 자신의 소스는 단위화소출력단에 접속된다.
도면에서 'Cf'는 플로팅확산노드가 갖는 캐패시턴스를, 'Cp'는 포토다이오드가 갖는 캐패시턴스를 각각 나타낸다. 설명되지 않은 나머지 트랜지스터(LD)는 바이어스 전압(Vb)에 의해 구동되는 로드 트랜지스터이다
도 4에 도시된 단위화소에서, 리셋트랜지스터(24)의 게이트는 전원전압단자(VDD)에 연결되고, 소스는 플로팅확산노드(23)에 연결되며, 드레인은 드라이브트랜지스터(25)의 소스에 연결된다. 따라서, 리셋트랜지스터의 입력단은 드레인이 되고 출력단은 소스가 된다.
아울러, 리셋트랜지스터(24)의 드레인이 드라이브트랜지스터(25)의 소스에 연결됨에 따라 리셋트랜지스터(24)가 피드백 트랜지스터 성능을 구현하도록 한다. 실제 리셋 동작시 리셋트랜지스터(24)의 드레인은 드라이브트랜지스터(25)의 게이트 입력으로 사용한다. 이에 대한 설명은 후술하기로 한다.
한편, 리셋트랜지스터(24)의 게이트가 연결된 전원전압단자(VDD)는 펄스신호입력단자이어야 한다. 즉, 도 5에 도시된 바와 같이, 동작전압(VOP)과 0V의 두 가지 전압이 교번하여 인가되는 펄스신호가 입력되어야 한다. 따라서, 전원전압단자(VDD)에 0V가 인가되면 리셋트랜지스터는 오프(OFF)되고, 전원전압단자(VDD)에 동작전압(VOP)이 인가되면 리셋트랜지스터는 온(ON)된다.
전술한 바와 같이, 리셋트랜지스터(24)의 구조를 달리하면 리셋트랜지스터(24)는 리셋동작외에 피드백 트랜지스터로도 작용한다.
도 6a 및 도 6b는 제1실시예에 따른 리셋트랜지스터의 리셋 동작을 설명하기 위한 도면이다.
도 6a에 도시된 바와 같이, 리셋트랜지스터(24)의 게이트에 전원전압(동작전압에 해당)을 공급하여 리셋트랜지스터(24)를 턴온시키고, 이와 동시에 드라이브트랜지스터(25)를 턴온시킨다. 따라서, 드라이브트랜지스터(25)의 출력단인 소스에 전원전압(VDD)보다 작은 출력전압(V3)이 출력되고, 이 출력전압(V3)은 리셋트랜지스터(24)가 턴온되어 있는 상태이므로 드레인-소스 경로를 통해 플로팅확산노드(23)에 저장된다.
다음으로, 도 6b에 도시된 바와 같이, 리셋트랜지스터(24)의 게이트와 드라이브트랜지스터(25)의 드레인에 0V를 공급하여 리셋트랜지스터(24)를 턴오프시키고, 제어신호 Sx를 게이트로 입력하여 셀렉트트랜지스터를 턴온시킨다.
도 7a 및 도 7b는 제1실시예에 따른 리셋트랜지스터의 피드백 동작을 설명하기 위한 도면이다.
도 7a에 도시된 바와 같이, 리셋게이트에 0V를 공급하여 리셋트랜지스터를 턴오프시키고, 이때, 플로팅확산노드로부터 이미지신호가 드라이브트랜지스터의 게이트로 전달되어 이 값에 따라 출력전압V3가 변화된다.
다음에, 도 7b에 도시된 바와 같이, 출력전압V3가 일정값 이상으로 증가되는 경우 리셋트랜지스터의 게이트에 전원전압을 공급하여 리셋트랜지스터를 턴온시킨다. 이때, 리셋트랜지스터가 턴온되어 신호전달이 가능한 상태가 되므로 드라이브트랜지스터의 출력전압V3가 드라이브트랜지스터의 게이트로 피드백되어 바디효과에의한 문턱전압 증가효과를 억제할 수 있다.
도 8은 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 단위화소의 평면도이다.
도 8에 도시된 바와 같이, 포토다이오드가 형성될 제1활성영역(201), 제1활성영역(201)으로부터 면적이 좁아지는 병목효과를 주면서 일측 방향으로 뻗어 플로팅확산노드와 리셋트랜지스터가 형성될 제2활성영역(202), 제2활성영역(202) 및 제1활성영역(201)과 소정 거리를 두고 이격되면서 제1활성영역(201)의 일측 주변에 위치하여 드라이브트랜지스터 및 셀렉트트랜지스터가 형성될 제3활성영역(203)을 포함한다. 여기서, 리셋트랜지스터가 형성될 제2활성영역(202)과 드라이브트랜지스터가 형성될 제3활성영역(203)이 필드산화막(FOX)에 의해 서로 분리되어 있다.
자세히 살펴보면, 제1활성영역(201)과 제2활성영역(202)의 접합부분 상부에 트랜스퍼트랜지스터의 게이트전극(TG)이 위치하고, 제2활성영역(202)의 상부를 리셋트랜지스터의 게이트전극(RG)이 가로지르며, 드라이브트랜지스터의 게이트전극(DG)과 셀렉트트랜지스터의 게이트전극(SG)이 소정 거리를 두고 제3활성영역(203) 상부를 가로지르면서 형성된다. 여기서, 각 트랜지스터의 게이트전극(TG, RG, DG, SG)은 폴리실리콘막이다.
그리고, 리셋트랜지스터의 게이트전극(RG)과 트랜스퍼트랜지스터의 게이트전극(TG) 사이의 제2활성영역(202)에 플로팅확산노드콘택(FD CT)이 형성되고, 제2활성영역(22)의 끝단에 리셋트랜지스터출력단콘택(Rx out CT)이 형성된다. 그리고, 제3활성영역(203)의 일측 끝단에는 전원전압단콘택(VDD CT)이, 제3활성영역(203)의타측 끝단에는 단위화소출력단콘택(Vout CT)이 형성된다. 그리고, 드라이브트랜지스터의 게이트전극(DG)과 셀렉트트랜지스터의 게이트전극(SG) 사이의 제3활성영역(203)에 드라이브트랜지스터출력단콘택(Dx out CT)이 형성된다.
그리고, 드라이브트랜지스터의 게이트전극(DG)과 트랜스퍼트랜지스터의 게이트전극(TG)에 각각 드라이브트랜지스터게이트콘택(DG CT), 트랜스퍼트랜지스터게이트콘택(TG CT)이 연결된다. 한편, 전원전압단콘택(VDD CT)과 리셋트랜지스터의 게이트전극(RG)은 버팅콘택(Butting contact) 구조이다.
결국, 제1실시예에 따른 단위화소는 제1,2활성영역(201, 202) 및 제3활성영역(203)으로 구성되고, 각 활성영역에 콘택되는 4개의 콘택(FD CT, Rx CT, Dx CT, Sx CT)과 게이트전극인 폴리실리콘막에 연결되는 2개의 콘택(TG CT, DG CT), 그리고 1개의 버팅콘택(VDD CT)으로 구성되어 총 7개의 콘택이 존재한다.
위의 콘택들에 대해 자세히 살펴 보면, 트랜스퍼트랜지스터게이트콘택(TG CT)은 트랜스퍼트랜지스터의 게이트전극(TG)에 제어신호 Tx를 인가하기 위한 것이고, 플로팅확산노드콘택(FD CT)과 드라이브트랜지스터게이트콘택(DG CT)은 금속선(M11)을 이용하여 플로팅확산노드(FD)와 드라이브트랜지스터의 게이트전극(DG)을 전기적으로 연결하기 위한 것이다. 그리고, 전원전압단콘택(VDD CT)은 드라이브트랜지스터의 드레인과 리셋트랜지스터의 게이트전극(RG)을 공통으로 연결하여 전원전압(VDD)을 공급하기 위한 것이며, 리셋트랜지스터출력단콘택(Rx out CT)과 드라이브트랜지스터의 출력단콘택(Dx out CT)은 금속선(M12)을 이용하여 연결되고 이는 드라이브트랜지스터의 출력전압이 리셋트랜지스터의 입력전압으로이용됨을 의미한다.
전술한 바와 같이, 제1실시예에 따른 단위화소는 도 1의 통상적인 단위화소 구조와 달리 리셋트랜지스터가 형성될 활성영역과 드라이브트랜지스터가 형성될 활성영역이 분리되어 있으며, 더욱이 전원전압단콘택(VDD CT)이 연결되는 제3활성영역(203)이 필드산화막(FOX)을 사이에 두고 리셋트랜지스터 및 트랜스퍼트랜지스터가 형성될 제2활성영역(202)과 분리되어 있으므로 전원전압단콘택(VDD CT)에 의한 포토다이오드로의 누설전류를 감소시키는 장점이 있다.
또한, 제1실시예에 따른 단위화소는 리셋트랜지스터의 입력단이 드라이브트랜지스터의 출력단에 연결되므로 리셋트랜지스터의 문턱전압을 현저히 감소시켜 리셋트랜지스터가 노말 NMOSFET로 적용할 수 있도록 한다.
도 9는 본 발명의 제2실시예에 따른 단위화소의 등가회로도이다
도 9에 도시된 바와 같이, 제2실시예에 따른 씨모스 이미지 센서의 단위화소는 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지며, 광감지 수단인 포토다이오드(31)와 4개의 NMOSFET(32, 34, 35, 36)로 구성된다.
먼저, 트랜스퍼트랜지스터(32)는 포토다이오드(31)에서 생성된 광전하를 플로팅확산노드(33)로 운송하는 역할을 하는 것으로, 포토다이오드(31)와 플로팅노드(33) 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는다.
그리고, 리셋트랜지스터(34)의 게이트는 전원전압단자(VDD)에 연결되고, 소스는 포토다이오드(31)에 연결되며, 드레인은 드라이브트랜지스터(36)의 소스에 연결된다. 따라서, 리셋트랜지스터는 포토다이오드(31)와 전원전압단자(VDD) 사이에 소스-게이트 경로가 형성된다.
그리고, 드라이브트랜지스터(35)는 소스팔로워로서 게이트가 플로팅확산노드(33)에 접속되고 드레인이 전원전압단자(VDD)에 접속되며 소스가 리셋트랜지스터(34)의 드레인과 접속된다.
마지막으로, 셀렉트트랜지스터(36)는 스위칭 및 어드레싱을 위한 것으로, 게이트에 제어신호 Sx를 인가받으며 드레인이 드라이브트랜지스터(35)의 소스에 접속되고 자신의 소스는 단위화소출력단에 접속된다.
도면에서 'Cf'는 플로팅확산노드가 갖는 캐패시턴스를, 'Cp'는 포토다이오드가 갖는 캐패시턴스를 각각 나타낸다. 설명되지 않은 나머지 트랜지스터(LD)는 바이어스 전압(Vb)에 의해 구동되는 로드 트랜지스터이다
도 9에 도시된 단위화소에서, 리셋트랜지스터(34)의 게이트는 전원전압단자(VDD)에 연결되고, 소스는 포토다이오드(31)에 연결되며, 드레인은 드라이브트랜지스터(35)의 소스에 연결된다. 따라서, 리셋트랜지스터의 입력단은 드레인이 되고 출력단은 소스가 된다.
아울러, 리셋트랜지스터(34)의 드레인이 드라이브트랜지스터(35)의 소스에 연결됨에 따라 리셋트랜지스터(34)가 피드백 트랜지스터 성능을 구현하도록 한다. 실제 리셋 동작시 리셋트랜지스터(34)의 드레인은 드라이브트랜지스터(35)의 게이트 입력으로 사용한다. 한편, 리셋트랜지스터(34)의 게이트가 연결된전원전압단자(VDD)는 펄스신호입력단자이어야 하는데, 동작전압(VOP)과 0V의 두 가지 전압이 교번하여 인가되는 펄스신호가 입력되어야 한다. 따라서, 전원전압단자(VDD)에 0V가 인가되면 리셋트랜지스터는 오프(OFF)되고, 전원전압단자(VDD)에 동작전압(VOP)이 인가되면 리셋트랜지스터는 온(ON)된다.
전술한 바와 같이, 리셋트랜지스터(34)를 포토다이오드에 연결시키면 리셋효율을 더욱 개선시킬 수 있고, 리셋트랜지스터(34)의 입력단인 드레인을 드라이브트랜지스터의 출력단인 소스에 연결하므로써 리셋동작외에 피드백 트랜지스터로도 작용한다.
도 10은 본 발명의 제2실시예에 따른 단위화소의 평면도이다.
도 10에 도시된 바와 같이, 포토다이오드가 형성될 제1활성영역(301), 제1활성영역(301)의 일측끝단으로부터 면적이 좁아지는 병목효과를 주면서 일측 방향으로 뻗어 트랜스퍼트랜지스터 및 플로팅확산노드가 형성될 제2활성영역(302), 제1활성영역(301)의 타측끝단으로부터 면적이 좁아지는 병목효과를 주면서 일측 방향으로 뻗어 리셋트랜지스터가 형성될 제3활성영역(303), 제1,2활성영역 및 제3활성영역과 소정 거리를 두고 이격되면서 제1활성영역(301)의 상부에 위치하여 드라이브트랜지스터 및 셀렉트트랜지스터가 형성될 제4활성영역(304)을 포함한다. 여기서, 리셋트랜지스터가 형성될 활성영역과 드라이브트랜지스터가 형성될 활성영역이 서로 분리되어 있다.
자세히 살펴보면, 제1활성영역(301)과 제2활성영역(302)의 접합부분 상부에트랜스퍼트랜지스터의 게이트전극(TG)이 위치하고, 제1활성영역과 제3활성영역의 접합부분 상부에 리셋트랜지스터의 게이트전극이 위치한다. 그리고, 드라이브트랜지스터의 게이트전극(DG)과 셀렉트트랜지스터의 게이트전극(SG)이 소정 거리를 두고 제4활성영역(304) 상부를 가로지르면서 형성된다. 여기서, 각 트랜지스터의 게이트전극(TG, RG, DG, SG)은 폴리실리콘막이다.
그리고, 제2활성영역(302)에 플로팅확산노드콘택(FD CT)이 연결되고, 제3활성영역(303)에 리셋트랜지스터출력단콘택이 연결되며, 제4활성영역에는 소정 거리를 두고 전원전압단콘택(VDD CT), 드라이브트랜지스터출력단콘택(Dx Vout CT), 셀렉트트랜지스터출력단콘택(Sx Vout CT)이 각각 연결된다.
그리고, 트랜스퍼트랜지스터의 게이트전극(TG)에 제어신호 Tx를 인가하기 위한 트랜스퍼트랜지스터게이트콘택(TG CT)이 연결되며, 드라이브트랜지스터의 게이트전극(DG)은 버팅콘택구조의 플로팅확산노드콘택(FD CT)을 통해 플로팅확산노드와 연결된다. 한편, 전원전압단콘택(VDD CT)과 리셋트랜지스터의 게이트전극(RG)은 버팅콘택(Butting contact) 구조이다.
위의 콘택들에 대해 자세히 살펴 보면, 트랜스퍼트랜지스터게이트콘택은 트랜스퍼트랜지스터의 게이트전극에 제어신호 Tx를 인가하기 위한 것이고, 전원전압단콘택(VDD CT)은 드라이브트랜지스터의 드레인과 리셋트랜지스터의 게이트전극(RG)을 공통으로 연결하여 전원전압을 공급하기 위한 것이다. 그리고, 리셋트랜지스터입력단콘택과 드라이브트랜지스터의 출력단콘택은 금속선(M13)을 이용하여 연결되고 이는 드라이브트랜지스터의 출력전압이 리셋트랜지스터의 입력전압으로 이용됨을 의미한다.
전술한 바와 같이, 제2실시예에 따른 단위화소는 도 1의 통상적인 단위화소 구조와 달리 리셋트랜지스터가 형성될 활성영역과 드라이브트랜지스터가 형성될 활성영역이 분리되어 있으며, 더욱이 전원전압단콘택이 연결되는 제3활성영역(203)이 필드산화막을 사이에 두고 리셋트랜지스터 및 트랜스퍼트랜지스터가 형성될 제2활성영역(202)과 분리되어 있으므로 전원전압단콘택에 의한 포토다이오드로의 누설전류를 감소시키는 장점이 있다.
또한, 제2실시예에 따른 단위화소는 리셋트랜지스터의 입력단이 드라이브트랜지스터의 출력단에 연결되므로 리셋트랜지스터의 문턱전압을 현저히 감소시켜 리셋트랜지스터가 노말 NMOSFET로 이용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 리셋트랜지스터의 피드백트랜지스터 기능 탑재로 인해 드라이브트랜지스터의 바디효과 억제와 동시에 구동범위를 개선시킬 수 있는 효과가 있다.
또한, 리셋트랜지스터가 리셋 및 피드백 기능을 갖는 다기능 트랜지스터로구현되면서 실제 1개의 트랜지스터가 절약됨에 따라 단위화소의 크기증가를 억제하여 칩사이즈 증가를 억제할 수 있는 효과가 있다.
또한, 리셋트랜지스터를 노말 NMOSFET로 구현가능하도록 하므로써 공정 및 소자의 마진을 개선시킬 수 있는 효과가 있다.
또한, 리셋트랜지스터의 출력특성이 리셋트랜지스터의 문턱전압에 관계없이 초기 입력전압 특성 우수하므로 리셋효율을 증대시킬 수 있는 효과가 있다.
그리고, 셀렉트트랜지스터와 드라이브트랜지스터가 구성되는 활성영역과 트랜스퍼트랜지스터와 리셋트랜지스터가 구성되는 활성영역이 필드산화막에 의해 격리되어 있으므로 전원전압 누설에 의한 포토다이오드 및 인접 픽셀에 미치는 악영향을 배제시킬 수 있는 효과가 있다.

Claims (5)

  1. 포토다이오드;
    상기 포토다이오드와 플로팅노드 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터;
    상기 플로팅노드와 전원전압단자 사이에 소스-게이트 경로가 형성되는 리셋트랜지스터;
    게이트가 상기 플로팅노드에 접속되고 드레인이 상기 전원전압단에 접속되며 소스가 상기 리셋트랜지스터의 드레인과 접속된 드라이브트랜지스터; 및
    게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 자신의 소스는 단위화소출력단에 접속된 셀렉트트랜지스터
    를 포함하는 씨모스 이미지 센서의 단위화소.
  2. 포토다이오드;
    상기 포토다이오드와 플로팅노드 사이에 소스-드레인 경로가 형성되며 게이트로 제어신호 Tx를 인가받는 트랜스퍼트랜지스터;
    상기 포토다이오드와 전원전압단자 사이에 소스-게이트 경로가 형성되는 리셋트랜지스터;
    게이트가 상기 플로팅노드에 접속되고 드레인이 상기 전원전압단에 접속되며소스가 상기 리셋트랜지스터의 드레인과 접속된 드라이브트랜지스터; 및
    게이트에 제어신호 Sx를 인가받으며 드레인이 상기 드라이브트랜지스터의 소스에 접속되고 자신의 소스는 단위화소출력단에 접속된 셀렉트트랜지스터
    를 포함하는 씨모스 이미지 센서의 단위화소.
  3. 제1항 또는 제2항에 있어서,
    상기 트랜스퍼트랜지스터는 네이티브 트랜지스터이고, 상기 리셋트랜지스터, 드라이브트랜지스터 및 상기 셀렉트트랜지스터는 노말 트랜지스터인 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  4. 제1항 또는 제2항에 있어서,
    상기 전원전압단자는 0V와 전원전압이 교번하여 공급되는 펄스신호단자인 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
  5. 제1항 또는 제2항에 있어서,
    상기 리셋트랜지스터와 상기 트랜스퍼트랜지스터가 형성될 활성영역과 상기 드라이브트랜지스터와 상기 셀렉트트랜지스터가 형성될 활성영역이 필드산화막에의해 격리된 것을 특징으로 하는 씨모스 이미지 센서의 단위화소.
KR1020030027767A 2003-04-30 2003-04-30 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소 KR20040093901A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030027767A KR20040093901A (ko) 2003-04-30 2003-04-30 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030027767A KR20040093901A (ko) 2003-04-30 2003-04-30 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소

Publications (1)

Publication Number Publication Date
KR20040093901A true KR20040093901A (ko) 2004-11-09

Family

ID=37373716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027767A KR20040093901A (ko) 2003-04-30 2003-04-30 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소

Country Status (1)

Country Link
KR (1) KR20040093901A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886856B1 (ko) * 2002-02-06 2009-03-05 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Ｃｍｏｓ 이미지 센서
KR20160109017A (ko) * 2015-03-09 2016-09-21 삼성전자주식회사 오프셋 및 잡음이 감소되는 차분 증폭기 및 이벤트에 기반한 비전 센서
CN110418088A (zh) * 2019-08-14 2019-11-05 Oppo广东移动通信有限公司 一种像素结构、图像传感器及终端

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886856B1 (ko) * 2002-02-06 2009-03-05 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Ｃｍｏｓ 이미지 센서
KR20160109017A (ko) * 2015-03-09 2016-09-21 삼성전자주식회사 오프셋 및 잡음이 감소되는 차분 증폭기 및 이벤트에 기반한 비전 센서
USRE49355E1 (en) 2015-03-09 2023-01-03 Samsung Electronics Co., Ltd. Event-based vision sensor and difference amplifier with reduced noise and removed offset
CN110418088A (zh) * 2019-08-14 2019-11-05 Oppo广东移动通信有限公司 一种像素结构、图像传感器及终端
CN110418088B (zh) * 2019-08-14 2021-11-16 Oppo广东移动通信有限公司 一种像素结构、图像传感器及终端

Similar Documents

Publication Publication Date Title
KR100955735B1 (ko) 씨모스 이미지 센서의 단위화소
KR100283638B1 (ko) Mos형 촬상 소자를 이용한 촬상 장치
US8035171B2 (en) CMOS image sensor
US20060108618A1 (en) CMOS image sensor having buried channel MOS transistors
US7030357B2 (en) Unit pixel in CMOS image sensor with high sensitivity
KR100691023B1 (ko) 능동 화소 센서 어레이
KR20020061502A (ko) 분할된 광전변환부를 구비한 고체촬상장치
KR100724255B1 (ko) 시모스 이미지 센서
KR100298199B1 (ko) 피엔 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR101003246B1 (ko) Ｃｍｏｓ 이미지센서
KR20040093901A (ko) 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소
KR100373342B1 (ko) 전하 역류를 억제할 수 있는 이미지 센서
KR20040038225A (ko) 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소
KR100532286B1 (ko) 새로운 단위화소를 구비한 시모스 이미지센서
US20070096233A1 (en) Cmos image sensor
US7646048B2 (en) CMOS image sensor
KR100448986B1 (ko) 단일 트랜지스터형 이미지 셀
KR100298198B1 (ko) 쇼트키 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100444494B1 (ko) 특성을 향상시킨 시모스 이미지센서의 단위화소
KR100724254B1 (ko) 이미지 센서
KR100460760B1 (ko) 암전류 특성과 필팩터를 향상시킨 시모스 이미지센서의단위화소
KR100421121B1 (ko) 씨모스 이미지 센서에서 픽셀 회로의 구동방법
KR20040093908A (ko) 씨모스 이미지 센서의 단위화소
KR20020057290A (ko) 전하 진행방향으로 면적이 증가하는 리셋 트랜지스터의게이트 전극을 구비하는 이미지 센서
KR20030084489A (ko) 리셋 트랜지스터를 변경한 시모스 이미지센서의 단위화소

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application